一种双重图形技术下多尺寸栅极制作方法技术

本发明专利技术提供一种双重图形技术下多尺寸栅极制作方法，多个伪栅极结构及其侧墙；SOC层覆盖侧墙和大尺寸栅极区域；刻蚀SOC层将至少一个伪栅极结构的侧墙暴露；分别形成第一、第二SOC图形结构；第一SOC图形结构覆盖至少一个伪栅极结构的侧墙；第二SOC图形结构位于大尺寸栅极区域，刻蚀第一SOC图形结构形成第三SOC图形结构，其一侧覆盖侧墙的一侧；未被覆盖的侧墙的另一侧用于定义较小宽度的栅极的一个侧边；第三SOC图形结构的外侧边定义较小宽度的栅极的另一个侧边；沿被暴露出的侧墙、第三SOC图形结构的外侧边以及与第三SOC图形结构紧贴的侧墙的另一侧、第二SOC图形结构的侧壁刻蚀硬掩膜层形成硬掩膜图形和第一多晶硅层，形成具有多种尺寸栅极宽度的栅极结构。具有多种尺寸栅极宽度的栅极结构。具有多种尺寸栅极宽度的栅极结构。

【技术实现步骤摘要】
一种双重图形技术下多尺寸栅极制作方法


[0001]本专利技术涉及半导体
，特别是涉及一种双重图形技术下多尺寸栅极制作方法。

技术介绍

[0002]随着人们对于电子产品性能要求的提高，基于摩尔定律，晶体管的集成度越来越高，栅极宽度越来越窄，制造技术从单纯的一次曝光成型向多次曝光发展，例如SADP等技术。基于目前的SADP(Self
‑
Aligned Double patterning)技术，一般对于小尺寸栅极宽度只有一个尺寸，为了增加栅极宽度选择，需要增加光罩来实现。
[0003]基于目前的工艺流程，如果要提供不同的小尺寸栅极的话，需要持续的增加光罩来实现，这个在实际生产制作过程中，既费时又费钱。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种双重图形技术下多尺寸栅极制作方法，用于解决现有技术中形成具有多种尺寸栅极宽度的栅极，费时费钱的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种双重图形技术下多尺寸栅极制作方法，
[0006]步骤一、提供基底，在所述基底上形成第一多晶硅层；在所述第一多晶硅层上形成硬掩膜层；在所述硬掩膜层上形成氧化层；在所述氧化硅层上形成第二多晶硅层；定义小尺寸栅极区域，将所述第二多晶硅层在所述小尺寸栅极区域进行图形化，形成多个伪栅极结构；
[0007]步骤二、定义小尺寸栅极的最小宽度，在每个所述伪栅极结构侧壁形成侧墙；所述侧墙的宽度等于所述小尺寸栅极的最小宽度；
[0008]步骤三、去除所述伪栅极结构；
[0009]步骤四、定义大尺寸栅极区域，旋涂SOC层覆盖所述小尺寸栅极区域的所述侧墙，并覆盖所述大尺寸栅极区域；
[0010]步骤五、刻蚀所述SOC层、氧化层至所述硬掩膜上表面停止，将至少一个所述伪栅极结构的两个侧墙暴露；刻蚀后的所述SOC层分别形成第一SOC图形结构和第二SOC图形结构；所述第一SOC图形结构覆盖至少一个所述伪栅极结构的两个侧墙；所述第二SOC图形结构位于所述大尺寸栅极区域，并且所述第二SOC图形结构的宽度等于大尺寸栅极的宽度；
[0011]步骤六、提供定义有所述小尺寸栅极的较小宽度的光罩；所述较小宽度的值大于所述最小宽度的值，并且小于所述大尺寸栅极的宽度的值；利用所述光罩对所述第一SOC图形结构进行光刻和刻蚀；刻蚀后形成第三SOC图形结构，所述第三SOC图形结构的一侧覆盖所述侧墙的一侧；未被所述第三SOC图形结构覆盖的所述侧墙的另一侧用于定义所述较小宽度的栅极的一个侧边；所述第三SOC图形结构的外侧边用于定义所述较小宽度的栅极的
另一个侧边；
[0012]步骤七、沿步骤五中被暴露出的所述侧墙、步骤六中所述第三SOC图形结构的外侧边以及与所述第三SOC图形结构紧贴的所述侧墙的另一侧、所述第二SOC图形结构的侧壁刻蚀所述硬掩膜层形成硬掩膜图形；
[0013]步骤八、沿所述硬掩膜图形的侧壁刻蚀所述第一多晶硅层，形成具有所述最小宽度、较小宽度以及大尺寸栅极宽度的栅极结构。
[0014]优选地，步骤一中的所述硬掩膜层为氮化硅。
[0015]优选地，步骤二中在所述伪栅极结构侧壁形成所述侧墙的方法为：先淀积一层覆盖所述伪栅极结构的氮化硅层，之后回刻所述氮化硅层，在所述伪栅极结构的侧壁形成所述侧墙。
[0016]优选地，步骤六中刻蚀所述第一SOC图形结构后，位于所述第一SOC图形下的所述氧化层也被刻蚀，所述硬掩膜层为刻蚀停止层。
[0017]优选地，步骤八中刻蚀形成所述栅极结构后，将所述硬掩膜图形去除。
[0018]如上所述，本专利技术的双重图形技术下多尺寸栅极制作方法，具有以下有益效果：本专利技术通过调整双重自对准工艺的栅极宽度、合并较小宽度的小尺寸栅极区域、大尺寸栅极区域以及增加一张新的光罩来定义较小宽度的小尺寸栅极来实现不用的小尺寸栅极需求，相对于主流工艺要节省光罩以及工艺时长。
附图说明
[0019]图1显示为本专利技术的步骤一中形成伪栅极结构后的结构示意图；
[0020]图2显示为本专利技术中在伪栅极结构侧壁形成侧墙后的结构示意图；
[0021]图3显示为本专利技术中将伪栅极结构去除后的结构示意图；
[0022]图4显示为本专利技术中覆盖SOC层后的结构示意图；
[0023]图5显示为本专利技术中形成第一、第二SOC图形结构后的结构示意图；
[0024]图6显示为本专利技术中定义较小宽度栅极后的结构示意图；
[0025]图7显示为本专利技术中形成第三SOC图形结构后的结构示意图；
[0026]图8显示为本专利技术中刻蚀硬掩膜层形成硬掩膜图形后的结构示意图；
[0027]图9显示为本专利技术中刻蚀第一多晶硅层后的结构示意图；
[0028]图10显示为本专利技术的双重图形技术下多尺寸栅极制作方法流程图。
具体实施方式
[0029]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0030]请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0031]本专利技术提供一种双重图形技术下多尺寸栅极制作方法，如图10所示，图10显示为本专利技术的双重图形技术下多尺寸栅极制作方法流程图，该方法至少包括以下步骤：
[0032]步骤一、提供基底，在所述基底上形成第一多晶硅层；在所述第一多晶硅层上形成硬掩膜层；在所述硬掩膜层上形成氧化层；在所述氧化硅层上形成第二多晶硅层；定义小尺寸栅极区域，将所述第二多晶硅层在所述小尺寸栅极区域进行图形化，形成多个伪栅极结构；如图1所示，图1显示为本专利技术的步骤一中形成伪栅极结构后的结构示意图。该步骤一中在所述基底01上形成第一多晶硅层02；在所述第一多晶硅层02上形成硬掩膜层03；在所述硬掩膜层03上形成氧化层04；在所述氧化硅层上形成第二多晶硅层；在所述第二多晶硅层上表面的区域定义所述小尺寸栅极区域(最小宽度的栅极区域)，将所述第二多晶硅层在所述小尺寸栅极区域进行图形化，形成多个所述伪栅极结构05。
[0033]本专利技术进一步地，本实施例的步骤一中的所述硬掩膜层03为氮化硅。
[0034]步骤二、定义小尺寸栅极的最小宽度，在每个所述伪栅极结构侧壁形成侧墙；所述侧墙的宽度等于所述小尺寸栅极的最小宽度；如图2所示，图2显示为本专利技术中在伪栅极结构侧壁形成侧墙后的结构示意图。该步骤二中定义所述小尺寸栅极的最小宽度，在每个所述伪栅极结构05侧壁形成侧墙06；所述侧墙的宽度等于所述小尺寸栅极的最小宽度。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双重图形技术下多尺寸栅极制作方法，其特征在于，至少包括：步骤一、提供基底，在所述基底上形成第一多晶硅层；在所述第一多晶硅层上形成硬掩膜层；在所述硬掩膜层上形成氧化层；在所述氧化硅层上形成第二多晶硅层；定义小尺寸栅极区域，将所述第二多晶硅层在所述小尺寸栅极区域进行图形化，形成多个伪栅极结构；步骤二、定义小尺寸栅极的最小宽度，在每个所述伪栅极结构侧壁形成侧墙；所述侧墙的宽度等于所述小尺寸栅极的最小宽度；步骤三、去除所述伪栅极结构；步骤四、定义大尺寸栅极区域，旋涂SOC层覆盖所述小尺寸栅极区域的所述侧墙，并覆盖所述大尺寸栅极区域；步骤五、刻蚀所述SOC层、氧化层至所述硬掩膜上表面停止，将至少一个所述伪栅极结构的两个侧墙暴露；刻蚀后的所述SOC层分别形成第一SOC图形结构和第二SOC图形结构；所述第一SOC图形结构覆盖至少一个所述伪栅极结构的两个侧墙；所述第二SOC图形结构位于所述大尺寸栅极区域，并且所述第二SOC图形结构的宽度等于大尺寸栅极的宽度；步骤六、提供定义有所述小尺寸栅极的较小宽度的光罩；所述较小宽度的值大于所述最小宽度的值，并且小于所述大尺寸栅极的宽度的值；利用所述光罩对所述第一SOC图形结构进行光刻和刻蚀；刻蚀后形成第三SOC图形结构，所述第三SOC图形结构的一侧覆盖所述侧...

【专利技术属性】
技术研发人员：周晓君，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：