一种掉电延迟电路制造技术

本实用新型专利技术公开了一种掉电延迟电路，包括电阻、电容、三极管、输入端V_IN和输出端V_OUT，输入端V_IN与输出端V_OUT连接，输入端V_IN还与NPN三极管Q2的集电极间串联电阻R3，NPN三极管Q2的集电极还与NPN三极管Q1的集电极连接，NPN三极管Q1的基极与输入端V_IN连接，NPN三极管Q1的发射极与NPN三极管Q2的基极连接，NPN三极管Q2的发射极与地间串联电容C1，电容C1的两端并联电阻R10，NPN三极管Q2的发射极还与输出端V_OUT连接。本实用新型专利技术掉电延迟电路，可延迟负载掉电时间，方便负载有时间做掉电预案，从而以利于后序方案的处理，减轻因突然掉电而产生的影响。生的影响。生的影响。

【技术实现步骤摘要】
一种掉电延迟电路


[0001]本技术涉及电子设备供电
，尤其涉及一种掉电延迟电路。

技术介绍

[0002]物联网设备在工业控制和监控领域发展非常迅速，应用场景十分广泛。设备使用时，一旦出现外部电源掉电的情况，则将会立刻失去对该设备的通信和控制，而我们却无法得知设备断开连接的原因，产生的后果轻则导致数据上报失败，重则导致安全事故；特别是设备于偏远地区突然停止工作后，既无法赶赴了解原因，产生的问题也无法得到及时解决与处理，严重影响使用安全。

技术实现思路

[0003]本技术的目的在于提供一种掉电延迟电路。
[0004]实现本技术目的的技术方案是：一种掉电延迟电路，包括电阻、电容、三极管、输入端V_IN和输出端V_OUT，输入端V_IN与输出端V_OUT连接，输入端V_IN还与NPN三极管Q2的集电极间串联电阻R3，NPN三极管Q2的集电极还与NPN三极管Q1的集电极连接，NPN三极管Q1的基极与输入端V_IN连接，NPN三极管Q1的发射极与NPN三极管Q2的基极连接，NPN三极管Q2的基极与NPN三极管Q2的发射极串联电阻R1，NPN三极管Q2的发射极与地间串联电容C1，电容C1的两端并联电阻R10，NPN三极管Q2的发射极还与输出端V_OUT连接。
[0005]进一步地，NPN三极管Q2的发射极与地间串联有电容C1的线路上还串联有电容C2和电阻C3，电容C2的两端并联有电阻R20，电阻C3的两端并联有电阻R30，电阻R10、电阻R20和电阻R30串联于NPN三极管Q2的发射极与地间。<br/>[0006]进一步地，输入端V_IN与输出端V_OUT连接的线路上串联有二极管D2，二极管D2的正极与输入端V_IN连接，二极管D2的负极与输出端V_OUT连接。
[0007]进一步地，输入端V_IN与NPN三极管Q2的集电极间串联有电阻R3的线路上串联二极管D1，二极管D1的正极与输入端V_IN连接，二极管D1的负极与电阻R3和NPN三极管Q1的基极连接。
[0008]进一步地，NPN三极管Q2的发射极与输出端V_OUT连接的线路上串联二极管D3，二极管D3的正极与NPN三极管Q2的发射极、电容C1和电阻R10连接，二极管D3的负极与输出端V_OUT和输入端V_IN连接。
[0009]本技术掉电延迟电路，通过电容C1以及由NPN三极管Q1、NPN三极管Q2、电阻R3和电阻R1构成的限流保护电路的设置，使正常供电时，电容C1可得到充电，且电容C1充电过程中，NPN三极管Q1、NPN三极管Q2、电阻R3和电阻R1构成的限流保护电路可进行限流充电，保障电路具有符合要求范围内的较大充电效率的同时，在电容C1充满电后，NPN三极管Q1、NPN三极管Q2、电阻R3和电阻R1构成的限流保护电路根据充电过程中的电位变化，还可自动实现断开，保障电容C1的充电安全；进而以便可得到稳定、安全、高效的充放电电路，输入端V_IN掉电后，储有电能的电容C1可为负载继续供电，延迟负载掉电时间，方便负载有时间做
掉电预案，如维持负载短时间供电，以便负载可云上报断电情况，从而以利于后序方案的处理，减轻因突然掉电而产生的影响。
[0010]本技术掉电延迟电路，提供了一种稳定、安全、高效的充放电电路，电路中主要采用电容C1进行充放电，电容相比电池，不仅更耐温，且容量还不易因多次充电而衰减，其更换频率低，使用寿命更长，维护也更方便。
附图说明
[0011]图1是本技术掉电延迟电路的电路图。
具体实施方式
[0012]下面结合附图对本技术掉电延迟电路的较佳实施方式作详细的说明：
[0013]如图1示，一种掉电延迟电路，包括电阻、电容、三极管、二极管、输入端V_IN和输出端V_OUT，输入端V_IN与二极管D2的正极连接，二极管D2的负极与输出端V_OUT连接，输入端V_IN还与二极管D1的正极连接，二极管D1的负极与NPN三极管Q2的集电极间串联电阻R3，NPN三极管Q2的集电极还与NPN三极管Q1的集电极连接，NPN三极管Q1的基极与二极管D1的负极连接，NPN三极管Q1的发射极与NPN三极管Q2的基极连接，NPN三极管Q2的基极与NPN三极管Q2的发射极间串联电阻R1，电容C1、电容C2和电容C3串联于NPN三极管Q2的发射极与地间，电容C1的两端并联电阻R10，电容C2的两端并联电阻R20，电容C3的两端并联电阻R30，电阻R10、电阻R20和电阻R30串联于NPN三极管Q2的发射极与地间，NPN三极管Q2的发射极还与二极管D3的正极连接，二极管D3的负极与输出端V_OUT连接。
[0014]本技术掉电延迟电路，使用时，输入端V_IN连接电源端，输出端V_OUT连接负载端；输入端V_IN提供电信号，经过二极管D2后，直接由输出端V_OUT输出，为负载供电。供电初期，NPN三极管Q1的基极电压被输入端V_IN电压拉高，NPN三极管Q1导通；NPN三极管Q1导通后，因与NPN三极管Q1的发射极连接，NPN三极管Q2的基极电压被拉高，NPN三极管Q2导通，输入端V_IN的电信号经电阻R3的限流后，流过电阻R10、电阻R20和电阻R30，电阻R10、电阻R20和电阻R30各自两端得到电压，为各自并联的电容C1、电容C2和电容C3充电，电容C1、电容C2和电容C3充电的过程中，电容C1、电容C2和电容C3又会影响电阻R10、电阻R20和电阻R30各自两端的电压，将电阻R10、电阻R20和电阻R30两端的电压拉低，NPN三极管Q2始终正向偏置而导通。
[0015]本技术掉电延迟电路，电容C1、电容C2和电容C3充满电后，电容C1、电容C2和电容C3不再影响电阻R10、电阻R20和电阻R30各自两端的电压，电阻R10、电阻R20、和电阻R30两端的电压恢复正常，NPN三极管Q2的基极与发射极的压差减小，无法实现正向偏置，NPN三极管Q2截止、断开；NPN三极管Q1的基极与发射极的压差减小，无法实现正向偏置，NPN三极管Q1也截止、断开。输入端V_IN的电信号不再流向电阻R10、电阻R20和电阻R30，也不再为电容C1、电容C2和电容C3充电。
[0016]本技术掉电延迟电路，输入端V_IN掉电后，电容C1、电容C2和电容C3放电，由输出端V_OUT输出，为负载供电，使负载不会立刻掉电，而会继续工作一段时间。
[0017]本技术掉电延迟电路，NPN三极管Q1、NPN三极管Q2、电阻R3和电阻R1构成限流保护电路，为电容C1、电容C2和电容C3的充电进行限流，避免的电容C3被烧坏的同时，还在
电容C1、电容C2和电容C3充满电后，即刻断开，保护电容C1、电容C2和电容C3不会因持续充电而爆炸。
[0018]本技术掉电延迟电路，NPN三极管Q1、NPN三极管Q2、电阻R3和电阻R1构成的限流保护电路中，具体地，NPN三极管Q1和NPN三极管Q2起放大电流的作用；电阻R3则起限流的作用；电阻R3结合NP本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种掉电延迟电路，包括电阻、电容、三极管、输入端V_IN和输出端V_OUT，其特征在于：输入端V_IN与输出端V_OUT连接，输入端V_IN还与NPN三极管Q2的集电极间串联电阻R3，NPN三极管Q2的集电极还与NPN三极管Q1的集电极连接，NPN三极管Q1的基极与输入端V_IN连接，NPN三极管Q1的发射极与NPN三极管Q2的基极连接，NPN三极管Q2的基极与NPN三极管Q2的发射极串联电阻R1，NPN三极管Q2的发射极与地间串联电容C1，电容C1的两端并联电阻R10，NPN三极管Q2的发射极还与输出端V_OUT连接。2.根据权利要求1所述的掉电延迟电路，其特征在于：NPN三极管Q2的发射极与地间串联有电容C1的线路上还串联有电容C2和电阻C3，电容C2的两端并联有电阻R20，电阻C3的两端并联有电阻R30，电阻R10...

【专利技术属性】
技术研发人员：张晟宇，翁金芳，陈文印，王洪，吴科甲，林启招，陈剑艺，王海梁，张佳豪，周志豪，杨双榕，温尉翔，黄文栋，程文鋆，冯浩翔，李平千，林陈隆，
申请(专利权)人：陈文印，
类型：新型
国别省市：