CMOS图像传感器及其形成方法技术

一种CMOS图像传感器及其形成方法，其中方法包括：提供衬底；在所述衬底内形成光电二极管的第一光电掺杂区，所述第一光电掺杂区内具有第一离子；在所述衬底表面形成介质层；向所述衬底表面注入第二离子，形成光电二极管的钉扎层，所述第二离子的导电类型与第一离子的导电类型相反，所述钉扎层与所述第一光电掺杂区相接触，且位于所述第一光电掺杂区上方；在所述介质层和所述钉扎层表面中的一者或两者内掺入钝化离子，形成钝化层，所述钝化层位于所述介质层内、或者位于所述介质层与所述钉扎层的界面处、或者位于所述介质层内至所述介质层与所述钉扎层的界面处。所述钝化层可降低等离子体诱发损伤产生暗电流的情况，提高图像传感器的性能。器的性能。器的性能。

【技术实现步骤摘要】
CMOS图像传感器及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种CMOS图像传感器及其形成方法。

技术介绍

[0002]图像传感器是将光信号转换为电信号的装置，在数字电视、可视通信市场中有着广泛的应用。目前应用广泛的主要是CCD(Charge
‑
Coupled Device，电荷耦合器件)与CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物场效应管)这两种。其中，CMOS是目前最引人注目，且被认为是最有发展潜力的。
[0003]对于半导体器件来说，暗电流(Dark Current)是图像传感器工艺面临的难题之一。对于半导体器件来说，只要其温度不是绝对零度，器件内部的电子
‑
空穴对就将处于产生、迁移和湮灭的动态平衡中，温度越高，电子
‑
空穴对产生和迁移的速率就越快，暗电流就越大。通常认为，暗电流是在没有入射光时光电二极管所产生的电子，暗电流越大，对图像传感器的性能影响就越大。在半导体的制造过程中，会用到很多的等离子体干法刻蚀过程，所述干法刻蚀过程会在硅表面或者硅表面的氧化层中产生损伤，即等离子体诱发损伤(Plasma induced damage,PID)。等离子体诱发损伤是暗电流的形成一个重要原因。
[0004]因此，优化光电二极管的制作工艺，降低等离子体诱发损伤，以减少图像传感器的暗电流成为本领域需要解决的一项重要问题。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种CMOS图像传感器及其形成方法，以提高形成的CMOS图像传感器的性能。
[0006]为解决上述技术问题，本专利技术技术方案提供一种CMOS图像传感器，包括：提供衬底；在所述衬底内形成光电二极管的第一光电掺杂区，所述第一光电掺杂区内具有第一离子；在所述衬底表面形成介质层；向所述衬底表面注入第二离子，形成光电二极管的钉扎层，所述第二离子的导电类型与第一离子的导电类型相反，所述钉扎层与所述第一光电掺杂区相接触，且位于所述第一光电掺杂区上方；在所述介质层和所述钉扎层表面中的一者或两者内掺入钝化离子，形成钝化层，所述钝化层位于所述介质层内、或者位于所述介质层与所述钉扎层的界面处、或者位于所述介质层内至所述介质层与所述钉扎层的界面处。
[0007]可选的，形成所述介质层后，形成所述光电二极管的钉扎层之前还包括：在所述介质层上形成分立的传输栅极层和复位栅极层；在所述传输栅极层侧壁和所述复位栅极层侧壁形成侧墙。
[0008]可选的，所述钉扎层的形成方法还包括：在所述衬底上形成图形化的第一掩膜层，所述第一掩膜层暴露出所述第一光电掺杂区上方的介质层；以所述第一掩膜层为掩膜，向所述衬底表面注入第二离子，形成所述钉扎层。
[0009]可选的，所述掺入钝化离子的方法包括：以所述第一掩膜层为掩膜，在所述介质层和所述钉扎层表面中的一者或两者内掺入氮离子。
[0010]可选的，所述掺入钝化离子的方法还包括：通过离子注入，向所述介质层和所述钉扎层表面中的一者或两者内注入氮离子；所述离子注入工艺后，通过热处理工艺，使氮离子扩散至所述介质层和所述衬底的界面处。
[0011]可选的，所述离子注入工艺后，所述热处理工艺前，还包括：形成位于复位栅极层两侧的衬底内的初始浮置扩散区和初始漏区，且所述初始浮置扩散区位于传输栅极层和复位栅极层之间；所述初始漏区在所述热处理工艺条件下形成漏区；所述初始浮置扩散区在所述热处理工艺条件下形成浮置扩散区。
[0012]可选的，所述离子注入工艺的工艺参数包括：氮离子剂量范围为1E13atom/cm2至1E16 atom/cm2；所述热处理工艺参数包括：温度为1000摄氏度至1200摄氏度；时间范围为10秒至300秒。
[0013]相应的，本专利技术的技术方案还提供一种CMOS图像传感器的形成方法，包括：衬底；位于所述衬底内的光电二极管的第一光电掺杂区，所述第一光电掺杂区内具有第一离子；位于所述衬底表面的介质层；位于所述衬底内的钉扎层，所述钉扎层与所述第一光电掺杂区相接触，且位于所述第一光电掺杂区上方，所述钉扎层内具有第二离子，所述第二离子的导电类型与第一离子的导电类型相反；钝化层，所述钝化层位于所述介质层内、或者位于所述介质层与所述钉扎层的界面处、或者位于所述介质层内至所述介质层与所述钉扎层的界面处。
[0014]可选的，还包括：位于介质层上分立的传输栅极层和复位栅极层；位于所述传输栅极层侧壁和所述复位栅极层侧壁的侧墙。
[0015]现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0016]本专利技术技术方案提供的CMOS图像传感器的形成方法中，在所述介质层和所述钉扎层表面中的一者或两者内掺入钝化离子，形成钝化层，所述钝化层位于所述介质层内、或者位于所述介质层与所述钉扎层的界面处、或者位于所述介质层内至所述介质层与所述钉扎层的界面处。所述钝化层内具有较强键合能力的化学键，从而在后续等离子体的工艺制程中，所述化学键不易被在所述等离子体的轰击下发生断裂，具有较好的抗等离子体诱发损伤的效果，从而降低等离子体诱发损伤产生暗电流的情况，进而提供器件的性能。
[0017]进一步，以所述第一掩膜层为掩膜，在所述介质层和所述钉扎层表面中的一者或两者内掺入氮离子。一方面，所述氮离子能够与衬底内的硅悬挂键形成结合力较强的Si
‑
N化学键，在后续等离子体的工艺制程中，所述结合力较强的Si
‑
N化学键不易被在所述等离子体的轰击下发生断裂。另一方面，所述介质层和所述钉扎层表面处掺入氮离子，可以阻挡钉扎层内的硼离子向外扩散，进而提高器件内掺杂离子浓度的稳定性，提高器件的性能。
附图说明
[0018]图1至图4是本专利技术一实施例的CMOS图像传感器的形成方法各步骤的结构示意图。
具体实施方式
[0019]如
技术介绍
所述，采用现有的CMOS图像传感器技术形成的CMOS图像传感器，性能亟需提升。
[0020]需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不
限定于是否直接接触。
[0021]为了解决上述问题，本专利技术提供的一种CMOS图像传感器的形成方法中，在所述介质层和所述钉扎层表面中的一者或两者内掺入钝化离子，形成钝化层，所述钝化层位于所述介质层内、或者位于所述介质层与所述钉扎层的界面处的钝化层、或者位于所述介质层内至所述介质层与所述钉扎层的界面处。所述钝化层内具有较强键合能力的化学键，从而在后续等离子体的工艺制程中，所述化学键不易被在所述等离子体的轰击下发生断裂，具有较好的抗等离子体诱发损伤的效果，从而降低等离子体诱发损伤产生暗电流的情况，进而提供器件的性能。
[0022]为使本专利技术的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。
[0023]图1至图4是本专利技术一实施例的CMOS图像传感器的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS图像传感器的形成方法，其特征在于，包括：提供衬底；在所述衬底内形成光电二极管的第一光电掺杂区，所述第一光电掺杂区内具有第一离子；在所述衬底表面形成介质层；向所述衬底表面注入第二离子，形成光电二极管的钉扎层，所述第二离子的导电类型与第一离子的导电类型相反，所述钉扎层与所述第一光电掺杂区相接触，且位于所述第一光电掺杂区上方；在所述介质层和所述钉扎层表面中的一者或两者内掺入钝化离子，形成钝化层，所述钝化层位于所述介质层内、或者位于所述介质层与所述钉扎层的界面处、或者位于所述介质层内至所述介质层与所述钉扎层的界面处。2.如权利要求1所述的CMOS图像传感器形成方法，其特征在于，形成所述介质层后，形成所述光电二极管的钉扎层之前还包括：在所述介质层上形成分立的传输栅极层和复位栅极层；在所述传输栅极层侧壁和所述复位栅极层侧壁形成侧墙。3.如权利要求2所述的CMOS图像传感器形成方法，其特征在于，所述钉扎层的形成方法还包括：在所述衬底上形成图形化的第一掩膜层，所述第一掩膜层暴露出所述第一光电掺杂区上方的介质层；以所述第一掩膜层为掩膜，向所述衬底表面注入第二离子，形成所述钉扎层。4.如权利要求3所述的CMOS图像传感器形成方法，其特征在于，所述掺入钝化离子的方法包括：以所述第一掩膜层为掩膜，在所述介质层和所述钉扎层表面中的一者或两者内掺入氮离子。5.如权利要求4所述的CMOS图像传感器形成方法，其特征在于，所述掺入钝化离子的方法还包括：通过离子注入，向所述介质层和所述钉扎层表面中的...

【专利技术属性】
技术研发人员：徐涛，付文，郑展，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：