一种数据包复用接收受控器及数据接收方法技术

本发明专利技术涉及一种数据包复用接收受控器及数据接收方法，包括ＰＨＹ处理器模块、接收控制模块、地址译码及锁存模块、ＰＲＰＡ响应模块、ＣＰＵ配置模块和上行缓冲器模块；将数据长度记数器设计在ＰＨＹ处理器模块中，ＰＨＹ处理器模块辨认数据包包头、数据包包尾，并在数据包包尾辨识是否有Ａｂｏｒｔ　Ｓｅｑｕｅｎｃｅ编码，以决定是否将丢弃信息存入上行缓冲器模块相应地址中；各个通道数据包数据和相应的信息存入上行缓冲器模块；上行缓冲器模块将数据存储的状态信息送给ＰＲＰＡ响应模块，经过阈值处理，或者直接指示或者经过地址查询，向主控器汇报状态。从而实现从物理层到链路层的上行方向数据包解复用，完成用户和宽带数据之间的数据交换。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种数据包复用接收受控器，其特征在于，包括ＰＨＹ处理器模块、接收控制模块、地址译码及锁存模块、ＰＲＰＡ响应模块、ＣＰＵ配置模块和上行缓冲器模块；所述ＰＨＹ处理器模块，辨认数据包包头，数据包包尾以及数据包字节数是否超过预定的阈值等控制 信息，然后将数据包和相关的信息，存入上行缓冲器模块对应地址中；所述接收控制模块，接收地址译码及锁存模块送来的通道选择信号，检测主控器的控制信号，将存储在上行缓冲器模块中相关通道的数据包以及相关的信息放到ＰＯＳ－ＰＨＹ总线上； 所述地址译码及锁存模块，将地址总线上的信号译码，作为选择上行缓冲器存储单元的依据，在传输数据前将传输通道地址锁存住；所述ＰＲＰＡ响应模块，接收地址译码及锁存模块送来的通道选择信号以及上行缓冲器模块各存储单元数据包存储状态信号，产生Ｐ ＲＰＡ信号向主控器返回，响应主控器的有效地址查询；所述ＣＰＵ配置模块，ＣＰＵ接口可以访问并配制此模块，可以设置数据包的最长字节数和最短字节数，可以设置通道和外部地址的对应关系；所述上行缓冲器模块，按通道地址将数据包和数据包包 头、数据包包尾等相关信息存入存储单元中，接收地址译码及锁存模块送来的通道选择信号，由接收控制模块读取相应存储单元地址中的数据。...

【技术特征摘要】

【专利技术属性】
技术研发人员：田小峰，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]