一种量子芯片及其制备方法、一种量子计算机技术

本申请公开了一种量子芯片及其制备方法、一种量子计算机，属于量子信息领域。所示量子芯片包括：多个量子比特，多个所述量子比特在衬底上呈阵列排布，所述量子比特包括：第一电容板、第二电容板和超导量子干涉装置，所述超导量子干涉装置的一端与所述第一电容板连接，另一端与所述第二电容板连接；其中，所述第一电容板包括交汇的第一臂和第二臂；所述第二电容板包括交汇的第三臂和第四臂；阵列排布中的一个所述量子比特的所述第一臂和所述第二臂中之一与相邻所述量子比特的所述第三臂和所述第四臂中之一耦合。采用本方案形成的量子比特便于二维排布，且任一量子比特与相邻的四个量子比特均耦合实现了连通，以此实现量子比特数量的扩展。数量的扩展。数量的扩展。

【技术实现步骤摘要】
一种量子芯片及其制备方法、一种量子计算机


[0001]本申请属于量子信息领域，尤其是量子计算
，特别地，本申请涉及一种量子芯片及其制备方法、一种量子计算机。

技术介绍

[0002]量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。与一般计算机比较起来，信息处理量愈多，对于量子计算机实施运算也就愈加有利，也就更能确保运算具备精准性。
[0003]超导量子计算可以利用微纳加工技术将量子比特制备到衬底上，具有可集成、可扩展等优越性能。近年来超导量子计算得到了飞速发展，目前的量子比特的结构常采用单个对地的电容，及一端接地、另一端与该电容连接的超导量子干涉装置，并且该电容常采用十字型，这种结构的量子比特便于一维链排布，但在量子芯片上呈一维链排布的量子比特，每个量子比特仅与左右相邻的两个量子比特耦合，量子比特间的连通性并不好，该结构有一定的局限性。
专利技术创造内容
[0004]为解决现有技术中的不足，本申请的目的是提供一种量子芯片及其制备方法、一种量子计算机，本申请采用具有交汇的第一臂和第二臂的第一电容板，及具有交汇的第三臂和第四臂的第二电容板，并将第一超导量子干涉装置的一端连接第一电容板，另一端连接第二电容板的结构在衬底上进行阵列排布，以此结构的阵列排布能够避免利用现有结构的量子比特进行一维链排布实现量子比特数量扩展时存在的局限性。
[0005]本申请的一个实施例提供了一种量子芯片，包括：
[0006]多个量子比特，多个所述量子比特在衬底上呈阵列排布，所述量子比特包括：第一电容板、第二电容板和第一超导量子干涉装置，所述第一超导量子干涉装置的一端与所述第一电容板连接，另一端与所述第二电容板连接；
[0007]其中，所述第一电容板包括交汇的第一臂和第二臂；所述第二电容板包括交汇的第三臂和第四臂；阵列排布中的一个所述量子比特的所述第一臂和所述第二臂中之一与相邻所述量子比特的所述第三臂和所述第四臂中之一耦合。
[0008]如上所述的量子芯片，在一个实施方式中，所述第一超导量子干涉装置的一端与所述第一臂和所述第二臂的交汇处连接，另一端与所述第三臂和所述第四臂的交汇处连接。
[0009]如上所述的量子芯片，在一个实施方式中，所述第一臂和所述第二臂正交，所述第三臂和所述第四臂正交。
[0010]如上所述的量子芯片，在一个实施方式中，所述量子比特呈陈列排布的基本单元为正方形或菱形。
[0011]如上所述的量子芯片，在一个实施方式中，所述衬底上还形成有与所述量子比特耦合的读取谐振腔和调控信号线。
[0012]如上所述的量子芯片，在一个实施方式中，所述第一超导量子干涉装置包括相互并联的约瑟夫森结，所述约瑟夫森结为隧道结、点接触、或者其他呈现约瑟夫森效应的结构。
[0013]如上所述的量子芯片，在一个实施方式中，处于相邻位置的两个所述量子比特之间还形成有耦合结构，所述耦合结构与一个所述量子比特的所述第一臂和所述第二臂中之一，以及相邻所述量子比特的所述第三臂和所述第四臂中的之一均耦合。
[0014]如上所述的量子芯片，在一个实施方式中，所述耦合结构的频率可调谐。
[0015]本申请的另一个实施例提供了一种量子芯片的制备方法，所述量子芯片包括多个量子比特，多个所述量子比特呈阵列排布，所述制备方法包括以下的步骤：
[0016]形成各所述量子比特的第一电容板和第二电容板于所述衬底上，其中，所述第一电容板包括交汇的第一臂和第二臂，所述第二电容板包括交汇的第三臂和第四臂，且在阵列排布中的一个所述量子比特的所述第一臂和所述第二臂中之一与相邻所述量子比特的所述第三臂和所述第四臂中之一耦合；以及
[0017]形成第一超导量子干涉装置于所述衬底上，所述第一超导量子干涉装置的一端与所述第一电容板连接，另一端与所述第二电容板连接。
[0018]本申请的第三个实施例提供了一种量子计算机，所述量子计算机至少设置有所述的量子芯片或根据所述的制备方法制备的量子芯片，以及与所述量子芯片连接的操控和读取装置。
[0019]与现有技术相比，本申请提供的量子芯片具有如下的有益效果：
[0020]本申请的量子芯片上的量子比特通过采用具有交汇的第一臂和第二臂的第一电容板，及具有交汇的第三臂和第四臂的第二电容板，并将第一超导量子干涉装置的一端连接第一电容板，另一端连接第二电容板，这种结构的量子比特便于二维排布，二维排布的阵列中处于相邻位置的两个所述量子比特形成耦合，即任一量子比特与相邻的四个量子比特均耦合实现了连通，以此实现衬底上量子比特数量的扩展。
[0021]本申请中的第一超导量子干涉装置与接地平面(GND)没有直接的物理接触，因而在量子芯片生产、测试过程中对接地平面(GND)的操作可以避免造成第一超导量子干涉装置13损坏的情况，并且相对于单个对地电容的结构，与接地平面(GND)形成电容的第一电容板、第二电容板的物理尺寸更大，二维排布时衬底上预留给布线的空间更大，可以容置读取谐振腔和调控信号线等结构。
附图说明
[0022]图1为现有技术中量子芯片上量子比特的结构示意图；
[0023]图2为本申请提供的一种量子芯片的结构示意图；
[0024]图3为图2中A区域的放大示意图；
[0025]图4为图2中B区域的放大示意图；
[0026]图5为本申请提供的一种量子芯片的制备方法的流程图。
[0027]附图标记说明：
[0028]1‑
量子比特，2
‑
耦合结构，
[0029]11
‑
第一电容板，12，第二电容板，13
‑
第一超导量子干涉装置，14
‑
脉冲调制线，15
‑
第一磁通调制线，16
‑
读取谐振腔，
[0030]111
‑
第一臂，112
‑
第二臂，121
‑
第三臂，122
‑
第四臂，
[0031]21
‑
第三电容板，22
‑
第二超导量子干涉装置，23
‑
第二磁通调制线。
具体实施方式
[0032]以下详细描述仅是说明性的，并不旨在限制实施例和/或实施例的应用或使用。此外，无意受到前面的
″

技术介绍

″
或
″

技术实现思路

″
部分或
″
具体实施方式
″
部分中呈现的任何明示或暗示信息的约束。
[0033]为使本申请实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种量子芯片，其特征在于，包括：多个量子比特，多个所述量子比特在衬底上呈阵列排布，所述量子比特包括：第一电容板、第二电容板和第一超导量子干涉装置，所述第一超导量子干涉装置的一端与所述第一电容板连接，另一端与所述第二电容板连接；其中，所述第一电容板包括交汇的第一臂和第二臂；所述第二电容板包括交汇的第三臂和第四臂；阵列排布中的一个所述量子比特的所述第一臂和所述第二臂中之一与相邻所述量子比特的所述第三臂和所述第四臂中之一耦合。2.根据权利要求1所述的量子芯片，其特征在于，所述第一超导量子干涉装置的一端与所述第一臂和所述第二臂的交汇处连接，另一端与所述第三臂和所述第四臂的交汇处连接。3.根据权利要求1或2所述的量子芯片，其特征在于，所述第一臂和所述第二臂正交，所述第三臂和所述第四臂正交。4.根据权利要求1或2所述的量子芯片，其特征在于，所述量子比特呈陈列排布的基本单元为正方形或菱形。5.根据权利要求1或2所述的量子芯片，其特征在于，所述衬底上还形成有与所述量子比特耦合的读取谐振腔和调控信号线。6.根据权利要求1或2中任一项所述的量子芯片，其特征在于，所述第一超导量子干涉装置包括相互并联的约瑟夫森结，所述约瑟夫森结为隧道结、点接触、或...

【专利技术属性】
技术研发人员：卜俊秀，
申请(专利权)人：合肥本源量子计算科技有限责任公司，
类型：发明
国别省市：