一种基于FPGA的视频拼接系统及方法技术方案

本发明专利技术公开了一种基于FPGA的视频拼接系统及方法，包括图像获取模块、FPGA模块和外部储存模块，FPGA模块分别与两路图像获取模块、两路外部储存模块彼此连接，两路图像获取模块与两路外部储存模块一一对应；该视频拼接系统中FPGA模块可以同时获得两个CMOS数据，把两路视频数据存储到对应的外部SRAM_X和外部SRAM_Y上，然后再用一个同步信号把视频数据读取出来，两路视频数据即可实现同步，提高了最终的拼接显示图像的显示准确度，同时大大提高了运行效率，也方便用户同时通过两个视角获取更完整的光纤信息。整的光纤信息。整的光纤信息。

【技术实现步骤摘要】
一种基于FPGA的视频拼接系统及方法


[0001]本专利技术涉及视频拼接
，尤其涉及一种基于FPGA的视频拼接系统及方法。

技术介绍

[0002]光纤熔接机有两个CMOS成像器件，通过这两个器件可以获得光纤的实时图像。软件基于此图像获取光纤物理尺寸、位置信息，完成光纤的对准、类型识别、损耗评估等功能。用户也可以通过该图像观察光纤端面、熔接过程，评估光纤熔接质量。
[0003]由于熔接机软件运行高度依赖光纤图像，如果同时获得两个CMOS数据，在拼接两个CMOS视频数据，由于两个CMOS视频数据不同步，造成最终显示的拼接图出现显示不对、显示画面错位等缺陷。

技术实现思路

[0004]基于
技术介绍
存在的技术问题，本专利技术提出了一种基于FPGA的视频拼接系统及方法，提高了拼接显示图像的显示准确度。
[0005]本专利技术提出的一种基于FPGA的视频拼接系统，包括图像获取模块、FPGA模块和外部储存模块，FPGA模块分别与两路图像获取模块、两路外部储存模块彼此连接，两路图像获取模块与两路外部储存模块一一对应。
[0006]进一步地，FPGA模块中设置有双口RAM1、双口RAM2、双口RAM3、双口RAM4，两路图像获取模块分别为CMOS_X和CMOS_Y，两路外部储存模块分别为外部SRAM_X和外部SRAM_Y；
[0007]双口RAM1的输入端与CMOS_X的输出端连接、输出端与外部SRAM_X的输入端连接，双口RAM2的输入端与外部SRAM_X的输出端连接、输出端与上位机的输入端连接；
[0008]双口RAM3的输入端与CMOS_Y的输出端连接、输出端与外部SRAM_Y的输入端连接，双口RAM4的输入端与外部SRAM_Y的输出端连接、输出端与上位机的输入端连接。
[0009]进一步地，还包括上位机，FPGA模块在与上位机连接处设置有视频接口，在所述视频接口中写入行同步信号HSYNC。
[0010]一种基于FPGA的视频拼接方法，包括：
[0011]分别获取两路视频数据，对所述视频数据过滤色度信号得到亮度信号，并储存亮度信号；
[0012]将储存的两路所述亮度信号进行有效性过滤后分别对应储存到所述两路外部储存模块中作为待显示视频数据；
[0013]分别读取所述两路外部储存模块所储存的待显示视频数据，对两路待显示视频数据进行拼接后得到拼接显示图像。
[0014]进一步地，在分别获取两路视频数据，对所述视频数据过滤色度信号得到亮度信号，并储存亮度信号中；具体包括：
[0015]获取一路图像获取模块上传的YUV视频数据，过滤掉色度信号U和色度信号V，将亮度信号Y储存在FPGA模块的双口RAM1中；
[0016]获取另一路图像获取模块上传的YUV视频数据，过滤掉色度信号U和色度信号V，将亮度信号Y储存在FPGA模块的双口RAM3中。
[0017]进一步地，在将储存的两路所述亮度信号进行有效性过滤后分别对应储存到所述两路外部储存模块中作为待显示视频数据中；FPGA模块中设置有写入行同步信号HSYNC的视频接口，具体包括：
[0018]在同步信号HSYNC开启写模式时，一路外部储存模块的使能信号WE_X使能有效，FPGA模块的双口RAM1所储存的亮度信号储存到该外部储存模块中；
[0019]在同步信号HSYNC开启写模式时，另一路外部储存模块的使能信号WE_Y使能有效，FPGA模块的双口RAM3所储存的亮度信号储存到该外部储存模块中。
[0020]进一步地，在分别读取所述两路外部储存模块所储存的待显示视频数据中，具体包括：
[0021]在同步信号HSYNC开启写模式时，一路外部储存模块的使能信号RE_X使能有效，该外部储存模块将储存的待显示的视频数据输出到FPGA模块的双口RAM2中；
[0022]在同步信号HSYNC开启写模式时，另一路外部储存模块的使能信号RE_Y使能有效，该外部储存模块将储存的待显示的视频数据输出到FPGA模块的双口RAM4中。
[0023]进一步地，在在同步信号HSYNC开启写模式时，一路外部储存模块的使能信号RE_X使能有效，该外部储存模块将储存的待显示的视频数据输出到FPGA模块的双口RAM2中中，具体包括：
[0024]当为直接显示时，一路外部储存模块的使能信号WE_X信号在每个行同步信号HSYNC前半周内使能有效，将缓存在双口FPGA模块的RAM1中的亮度信号写入到该外部储存模块中；
[0025]当为垂直拼接显示时，设定压缩量为Q，一路外部储存模块的使能信号WE_X信号每Q行使能有效，将缓存在FPGA模块的双口RAM1中的每行亮度信号数据的宽度压缩到原来尺寸的1/Q，并写入外部到该外部储存模块中；
[0026]当为水平拼接显示时，设定压缩量为D，一路外部储存模块的使能信号WE_X信号每D个时钟使能有效，将缓存在FPGA模块的双口RAM1中的每行亮度信号数据压缩到原来的1/D，并分别写入到该外部储存模块中。
[0027]进一步地，在在同步信号HSYNC开启写模式时，另一路外部储存模块的使能信号RE_Y使能有效，该外部储存模块将储存的待显示的视频数据输出到FPGA模块的双口RAM4中，具体包括：
[0028]当为直接显示时，另一路外部储存模块的使能信号WE_Y信号在每个行同步信号HSYNC前半周内使能有效，将缓存在FPGA模块的双口RAM3中的亮度信号写入到该外部储存模块中；
[0029]当为垂直拼接显示时，设定压缩量为H，另一路外部储存模块的使能信号WE_Y信号每H行使能有效，将缓存在FPGA模块的双口RAM3中的每行亮度信号数据的宽度压缩到原来尺寸的1/H，并写入到该外部储存模块中；
[0030]当为水平拼接显示时，设定压缩量为K，另一路外部储存模块的使能信号WE_Y信号每K个时钟使能有效，将缓存在FPGA模块的双口RAM3中的每行亮度信号数据压缩到原来的1/K，并分别写入外部SRAM_Y中。
[0031]进一步地，在对两路待显示的视频数据进行拼接后得到拼接显示图像中，具体包括：
[0032]当为直接显示时，在每个同步信号HSYNC的行同步周期中，FPGA模块的双口RAM2和FPGA模块的RAM4的使能信号分别使能有效，输出完整的一帧视频数据；
[0033]当为垂直拼接显示时，在前半帧周期内，FPGA模块的双口RAM2的使能信号在每个行同步周期内使能有效，输出上半帧图像，在后半帧周期内，FPGA模块的双口RAM4的使能信号在每个行同步周期内使能有效，输出下半帧图像，将两上半帧图像和下半帧图像拼接得到拼接显示图像。
[0034]当为水平拼接显示时，在前半行周期内，FPGA模块的双口RAM2使能信号使能有效，输出上半行图像，在后半行周期内，FPGA模块的双口RAM4使能信号使能有效，输出下半行图像，将上半行图像和下半行图像拼接得到拼接显示图像。
[0035]本专利技术提供的一种基于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的视频拼接系统，其特征在于，包括图像获取模块、FPGA模块和外部储存模块，FPGA模块分别与两路图像获取模块、两路外部储存模块彼此连接，两路图像获取模块与两路外部储存模块一一对应。2.根据权利要求1所述的基于FPGA的视频拼接系统，其特征在于，FPGA模块中设置有双口RAM1、双口RAM2、双口RAM3、双口RAM4，两路图像获取模块分别为CMOS_X和CMOS_Y，两路外部储存模块分别为外部SRAM_X和外部SRAM_Y；双口RAM1的输入端与CMOS_X的输出端连接、输出端与外部SRAM_X的输入端连接，双口RAM2的输入端与外部SRAM_X的输出端连接、输出端与上位机的输入端连接；双口RAM3的输入端与CMOS_Y的输出端连接、输出端与外部SRAM_Y的输入端连接，双口RAM4的输入端与外部SRAM_Y的输出端连接、输出端与上位机的输入端连接。3.根据权利要求1所述的基于FPGA的视频拼接系统，其特征在于，还包括上位机，FPGA模块在与上位机连接处设置有视频接口，在所述视频接口中写入行同步信号HSYNC。4.一种基于FPGA的视频拼接方法，其特征在于，包括如下步骤：分别获取两路视频数据，对所述视频数据过滤色度信号得到亮度信号，并储存亮度信号；将储存的两路所述亮度信号进行有效性过滤后分别对应储存到所述两路外部储存模块中作为待显示视频数据；分别读取所述两路外部储存模块所储存的待显示视频数据，对两路待显示视频数据进行拼接后得到拼接显示图像。5.根据权利要求4所述的基于FPGA的视频拼接方法，其特征在于，在分别获取两路视频数据，对所述视频数据过滤色度信号得到亮度信号，并储存亮度信号中；具体包括：获取一路图像获取模块上传的YUV视频数据，过滤掉色度信号U和色度信号V，将亮度信号Y储存在FPGA模块的双口RAM1中；获取另一路图像获取模块上传的YUV视频数据，过滤掉色度信号U和色度信号V，将亮度信号Y储存在FPGA模块的双口RAM3中。6.根据权利要求4所述的基于FPGA的视频拼接方法，其特征在于，在将储存的两路所述亮度信号进行有效性过滤后分别对应储存到所述两路外部储存模块中作为待显示视频数据中；具体包括：在FPGA模块的视频接口中写入行同步信号HSYNC；在同步信号HSYNC开启写模式时，一路外部储存模块的使能信号WE_X使能有效，FPGA模块的双口RAM1所储存的亮度信号储存到该外部储存模块中；在同步信号HSYNC开启写模式时，另一路外部储存模块的使能信号WE_Y使能有效，FPGA模块的双口RAM3所储存的亮度信号储存到该外部储存模块中。7.根据权利要求6所述的基于FPGA的视频拼接方法，其特征在于，在分别读取所述两路外部储存模块所储存的待显示视频数据中，具体包括：在同步信号HSYNC开启写模式时，一路外部储存模块的使能信号RE_X使能有效，该外部储存模块将储存的待显示的视频数据输出到FPGA模块的双口RAM2中；在同步信号HSYNC开启写模式时，...

【专利技术属性】
技术研发人员：储振兴，孙守军，
申请(专利权)人：安徽相和通信有限公司，
类型：发明
国别省市：