多层系统和时钟控制方法技术方案

多层系统包括多层交换器，该多层交换器允许同时处理来自多个主模块的命令。多层交换器具有与主模块对应的交换器主模块部分和与从模块对应的交换器从模块部分。交换器主模块部分将时钟请求信号输出到时钟发生器，用于将该时钟信号提供给与地址信号指定的从模块对应的交换器从模块部分，地址信号包括在来自对应主模块的访问信号中。时钟发生器响应于时钟请求信号而将时钟信号提供给与所要访问的从模块对应的交换器从模块部分。

【技术实现步骤摘要】

本专利技术涉及包括多层交换器的，多层交换器允许同时处理来自多个主模块的命令。
技术介绍
如今的移动电话变为多功能的，不仅具有电话功能，而且具有因特网连接功能、摄像功能等。此外，为了减小尺寸、减轻重量以及降低功耗，已经开发了在一个芯片上结合多种功能的片上系统(SoC)技术。这种移动电话需要高速的同时处理能力。因此，已经提出了允许同时访问多个从模块的多层交换器。多层交换器的使用使得可以执行将来自摄像机的图像数据写入给定存储区域的过程，以及读取存储在存储器中的图像数据并同时将其显示在屏幕上的过程。图5示出包括多层交换器的系统的配置示例。多个主模块(下文中简称为“主模块”)11和从模块(“从模块”)13连接到多层交换器模块(“多层交换器”)12。多层交换器12包括连接到每个主模块11的交换器主模块部分120和连接到每个从模块13的交换器从模块部分121。时钟发生器14将时钟信号持续提供给主模块11、多层交换器12和从模块13。图6示出一个芯片上的电路的布局示例。例如，将M0(其为主模块11，如CPU)置于角上。以分散的方式将其它模块如SWM0、SWS0、S0和S1布置在芯片上。时钟发生器14将时钟信号持续提供给每个模块。每个模块接收时钟信号并运行，从而消耗功率。将驱动缓冲器15置于每个模块和时钟发生器14之间的线路中，以防止信号波形或控制定时劣化。如果从每个模块到时钟发生器14的线路长度长，则如图6所示设置多个驱动缓冲器。当晶体管的输出从高到低或者从低到高变化时，由于直通电流，驱动缓冲器15也消耗功率。未审查的日本专利公告No.2003-141061公开了在正常总线配置中为多条总线中的仅仅一些供电的技术。然而，这些总线并不具有允许同时处理来自多个主模块的命令的多层交换器功能，如上所述，本专利技术已经认识到常规多层系统需要大量功率，因为它将时钟信号提供给所有的主模块、从模块和多层交换器。
技术实现思路
根据本专利技术的一个方面，提供了一种多层系统，其包括多个主模块；多个从模块；设置在主模块和从模块之间的多层交换器，其同时处理来自多个主模块的命令，并具有与主模块对应的交换器主模块部分以及与从模块对应的交换器从模块部分；以及将时钟信号提供给主模块、从模块和多层交换器的时钟发生器，其中，一发生从主模块到从模块的访问，时钟发生器便开始将时钟信号提供给与被访问的从模块对应的交换器从模块部分。在本专利技术中，一发生主模块对从模块的访问，时钟发生器便开始将时钟信号提供给与被访问的从模块对应的交换器从模块部分。这样，仅在需要时提供时钟信号，从而降低了功耗。根基本专利技术的另一个方面，提供了一种多层系统，其包括多个主模块；多个从模块；设置在主模块和从模块之间的多层交换器，其同时处理来自多个主模块的命令，并具有与主模块对应的交换器主模块部分以及与从模块对应的交换器从模块部分；以及将时钟信号提供给主模块、从模块和多层交换器的时钟发生器，其中，交换器主模块部分将时钟请求信号输出到时钟发生器，用于将时钟信号提供给与地址信号指定的从模块对应的交换器从模块部分，该地址信号包括在来自对应主模块的访问信号中，并且时钟发生器响应于从交换器主模块部分输出的时钟请求信号而将时钟信号提供给与所要访问的从模块对应的交换器从模块部分。在本专利技术中，时钟发生器响应于从交换器主模块部分输出的时钟请求信号而将时钟信号提供给与被访问的从模块对应的交换器从模块部分。这样，仅仅在需要时提供时钟信号，从而降低了功耗。本专利技术提供了一种低功耗的多层系统以及该多层系统中的时钟控制方法。附图说明通过以下结合附图的描述，本专利技术的上述和其它目的、优点和特征将变得更加清楚，其中图1是本专利技术多层系统的框图；图2是描述本专利技术多层系统中的交换器从模块的配置的图；图3是本专利技术多层系统中的时序图；图4是本专利技术另一个多层系统的时序图；图5是常规多层系统的框图；并且图6是描述所要解决的常规技术中的问题的图。具体实施例方式现在将参考图示实施例描述本专利技术。本领域的技术人员将认识到，可采用本专利技术的教导实现许多替代实施例，并且本专利技术并不限于为解释目的而描述的实施例。第一实施例图1示出本专利技术多层系统的框图。该多层系统包括多个主模块1(M0、M1、M2)、多个从模块3(S0、S1、S2)、用于主模块1和从模块3的多层交换器2和将时钟信号提供给每个模块的时钟发生器4。主模块1是控制系统的模块，诸如中央处理器(CPU)、数字信号处理器(DSP)、图像旋转设备、摄像机图像处理电路、液晶显示器(LCD)控制器等。在本示例中，M0是始终运行的CPU。M1和M2是依据来自M0的指令按需运行的模块。多层交换器2允许同时处理来自多个主模块的命令。该多层交换器2是互连总线系统，其允许使用系统中多个主模块和从模块之间的并行访问通路。通过使用更复杂的互连矩阵实现上述总线系统，该总线系统提供诸如增加结构选项和提高总线带宽的优点。多层交换器2例如是由ARM有限公司提供的先进高性能总线(AHB)、AHB-Lite。从模块3是由主模块1控制的模块。从模块3包括存储器、寄存器、定时器、串行接口电路等。以下详细描述多层交换器2的配置。该多层交换器2具有连接到各主模块1(M0、M1、M2)的交换器主模块部分20(SWM0、SWM1、SWM2)以及连接到各从模块3的交换器从模块部分21(SWS0、SWS1、SWS2)。交换器主模块部分20具有如下功能响应于来自主模块1的访问而确定所要连接的从模块3，并且将访问请求发送到与所要连接的从模块3对应的交换器从模块部分21。进而，交换器主模块部分20产生到时钟发生器的时钟请求信号，以将时钟信号提供给与所要访问的从模块3对应的交换器从模块部分21。交换器从模块部分21的关键功能是仲裁来自每个交换器主模块部分20的访问信号、选择一个访问并建立与选择的从模块3的连接。交换器从模块部分21彼此独立地执行时钟控制。具体而言，如果在正常时间无时钟提供给交换器从模块部分21，则一发生从主模块1对对应从模块3的访问，便将时钟信号提供给交换器从模块部分21。如图2所示，交换器从模块部分21包括仲裁器210和选择器211。在交换器从模块部分21和每个交换器主模块部分20之间形成用于请求信号REQ、确认信号ACK、就绪信号READY、控制信号CONTROL、数据信号DATA等的线路。在交换器从模块部分21和从模块3之间形成用于就绪信号READY、控制信号CONTROL、数据信号DATA等的线路。虽然图2仅仅示出两个主模块部分20(SWM0、SWM1)，但实际中要放置与主模块数量相同的交换器主模块部分20，并且仲裁器210和选择器211需要执行调整和选择处理，因而具有复杂的配置。因此交换器从模块部分21的功耗是不可忽略的。此外，图2仅仅示出基本单元，通常会添加其它单元。在图1中，时钟发生器4产生提供给每个模块的时钟信号。时钟发生器4根据时钟请求信号开始或停止将时钟信号提供给对应的模块。时钟发生器4包括时钟信号振荡器41，“或”电路420、421、422，“与”电路430、421、432。时钟信号振荡器41输出时钟振荡信号。可将时钟信号振荡器41设置在芯片外。“或”电路420、421和422通过线路连接到交换器主模块部分20(SWS0、本文档来自技高网...

【技术保护点】
一种多层系统，包括：多个主模块；多个从模块；多层交换器，其布置在所述主模块和所述从模块之间，同时处理来自所述多个主模块的命令，并包括与所述主模块对应的交换器主模块部分以及与所述从模块对应的交换器从模块部分；以及时钟发生器，其将时钟信号提供给所述主模块、所述从模块和所述多层交换器；其中，一发生从所述主模块到所述从模块的访问，所述时钟发生器便开始将时钟信号提供给与所述被访问的从模块对应的交换器从模块部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：星幸子，成相恭一，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]