一种集总式控制线和量子芯片制造技术

本申请公开了一种集总式控制线和量子芯片，属于量子芯片制造领域。其中的控制线包括控制线路和耦合器。该集总式控制线可以被用于多比特数的量子芯片中，对量子比特进行控制操作。并且在对应的量子芯片中，所需要的线路连接用的引脚数量少，从而有利于降低引线键合数量、降低芯片封装难度。降低芯片封装难度。降低芯片封装难度。

【技术实现步骤摘要】
一种集总式控制线和量子芯片


[0001]本申请属于量子芯片制备领域，具体涉及一种集总式控制线和量子芯片。

技术介绍

[0002]一般地，超导量子芯片中的引线可以分为：读取线(如bus总线)、控制线(如XY控制线和Z控制线)。随着超导量子芯片中的量子比特的数目越来越大，与这些引线相关的量子芯片引脚也会越来越多，从而造成量子芯片制作难度加大。
[0003]由于超导量子芯片与其测控电路板之间需通过诸如铝丝键合的方式连接，因此超导量子芯片的引脚越多，则需要的键合铝丝数量也越多，从而会降低芯片封装的效率。
[0004]另一方面，可加工的晶圆的尺寸受设备限制而难以做到很大，那么随着超导量子芯片的引脚越来越多，会导致量子芯片的尺寸难以做小。
[0005]因此，有必要对量子芯片中的引线设计进行优化，以减少引脚数量，从而控制键合铝丝的数量，改善芯片尺寸及其封装效率。

技术实现思路

[0006]有鉴于此，本申请公开了一种集总式控制线和量子芯片。其中的集总式控制线能够被应用于量子芯片中，以更少的引脚数量与外部电路连接进行信号输入，从而对应地减少引线数量、改善封装效率、芯片尺寸。
[0007]本申请示例的方案，通过如下内容实施。
[0008]在第一方面，本申请的示例提出了一种集总式控制线。其包括：控制电路，具有延伸轨迹，所述控制电路定义有沿所述延伸轨迹分布的耦合区；以及
[0009]耦合器，且耦合器的一端与控制电路的耦合区耦合，耦合器的另一端被构造为与量子比特耦合。
[0010]根据本申请的一些示例，
[0011]耦合区的数量为至少两个，全部耦合区沿控制电路的延伸轨迹间隔开；
[0012]耦合器的数量为至少两个，并且各个耦合器彼此间隔地独立配置；
[0013]耦合器、量子比特以及耦合区具有下述对应关系：
[0014]一个耦合器对应一个量子比特和一个耦合区，且不同的耦合器对应于不同的量子比特和不同的耦合区。
[0015]根据本申请的一些示例，控制电路为直线型结构；
[0016]和/或，控制电路为共面波导传输线；
[0017]和/或，耦合器为共面波导谐振腔。
[0018]根据本申请的一些示例，耦合器为共面波导，具有两端且分别为接地端和开路端。
[0019]根据本申请的一些示例，耦合器是半波长谐振器；
[0020]和/或，耦合器的数量是多个，并且其中的各个耦合器的长度不同，从而使得由控制电路馈入的原始微波信号，通过耦合器滤波后形成具有匹配于相应耦合器的目标微波信
号。
[0021]根据本申请的一些示例，耦合器具有耦合部，且耦合部平行于控制电路延伸，且接地端位于耦合部。
[0022]根据本申请的一些示例，耦合器在耦合部和开路端之间呈蜿蜒曲折状。
[0023]根据本申请的一些示例，耦合器具有在耦合部和开路端之间的至少一个非折弯段和多个弯折段，且相邻的弯折段由非折弯段连接。
[0024]在第二方面，本申请的一些示例提出了一种量子芯片。其包括：
[0025]多个量子比特；以及
[0026]前述的集总式控制线；
[0027]集总式控制线中的耦合器与量子比特耦合。
[0028]根据本申请的一些示例，全部量子比特中的部分或全部呈一维链式排列，且依次两两耦合；
[0029]和/或，集总式控制线与量子比特共面设置；
[0030]和/或，控制电路与量子比特共面设置。
[0031]根据本申请的一些示例，量子比特为计算量子比特，且相邻的计算量子比特之间通过耦合量子比特进行耦合。
[0032]根据本申请的一些示例，耦合量子比特的频率可调。
[0033]有益效果：
[0034]上述的集总式控制线以控制电路作为将外界输入的控制信号进行传输的通道，并且再通过耦合器传递给与其耦合的量子比特。即，集总式控制线可以利用控制电路将信号分发给各个耦合器，进而再传递给与耦合器耦合的量子比特。由此，各个耦合器不需要通过外界输入控制信号，相应也不需要独立地为其配置与外界连接中间结构如引脚。
[0035]结合上述可知，在将集总式控制线应用到量子芯片中时，集总式控制线可以通过引脚与外界电路、系统等信号连接，而耦合器则不需要配置引脚，从而可以减少所需配置的引脚的数量。
[0036]区别于为量子芯片中的各个量子比特独立地配置使用引脚与外界电路连接的控制信号线路的方案，本申请示例中的集总式控制线以控制电路和耦合器作为芯片的外界电路和芯片中的量子比特之间的控制信号的传输通道。其中，控制电路与外界电路能够通过引脚经由引线连接，而耦合器则不需要独立地配置引脚、引线等结构。因此，示例中的集总式控制线可以有效地减少被应用到芯片中时所需要配置的引脚数量，进而可以控制与引脚对应的引线的数量，从而可以控制芯片的封装效率、改善芯片封装后的尺寸。
附图说明
[0037]为了更清楚地说明本申请实施例或现有技术中的技术方案，以下将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
[0038]图1为相关技术中构成量子芯片的量子比特的结构示意图；
[0039]图2为本申请实施例提供的集总式控制线的结构示意图；
[0040]图3为图2所示集总式控制线中的耦合器的结构示意图；
[0041]图4示出了本申请实施例中的量子芯片的结构示意图。
[0042]图标：100
‑
集总式控制线；101
‑
控制电路；102
‑
耦合器；201
‑
弯折段；202
‑
非折弯段；203
‑
耦合部；301
‑
开路端；302
‑
接地端；400
‑
量子比特；401
‑
可调耦合器。
具体实施方式
[0043]量子比特400是区别于经典比特的一个基本计算单元。其本质上为遵循量子力学规律的二能级系统，并且因此可以处于|0>、|1>或二者的任意叠加状态，从而具有巨大的高速计算潜力。
[0044]目前，已经验证了多种物理体系可以实现量子比特400。根据构建所采用物理体系的不同，量子比特400的物理实现包括超导体系、半导体量子点体系、离子阱、金刚石空位、拓扑量子、光子等。其中，超导体系是进展最快、最好的一种固体量子计算实现方法。
[0045]一种基于超导体系的典型量子比特400具有如图1所示的结构。该量子比特400是具有一种可简称为传输子(Transmons)的构造。结合图1所示，量子比特400可采用单个对地的电容和超导量子干涉装置(superconducting quantum interference device，简称squid)构成。超导量子干涉装置的一端接地，另一端与电容连接。squid的等效临界电流Ic的大小受到外本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集总式控制线，其特征在于，包括：控制电路，具有延伸轨迹，所述控制电路定义有沿所述延伸轨迹分布的耦合区；以及耦合器，且耦合器的一端与控制电路的耦合区耦合，耦合器的另一端被构造为与量子比特耦合。2.根据权利要求1所述的集总式控制线，其特征在于，耦合区的数量为至少两个，全部耦合区沿控制电路的延伸轨迹间隔开；耦合器的数量为至少两个，并且各个耦合器彼此间隔地独立配置；耦合器、量子比特以及耦合区具有下述对应关系：一个耦合器对应一个量子比特和一个耦合区，且不同的耦合器对应于不同的量子比特和不同的耦合区。3.根据权利要求1所述的集总式控制线，其特征在于，所述控制电路为直线型结构；和/或，所述控制电路为共面波导传输线；和/或，所述耦合器为共面波导谐振腔。4.根据权利要求1所述的集总式控制线，其特征在于，所述耦合器为共面波导，具有两端且分别为接地端和开路端。5.根据权利要求4所述的集总式控制线，其特征在于，所述耦合器是半波长谐振器；和/或，所述耦合器的数量是多个，并且其中的各个耦合器的长度不同，从而使得由控制电路馈入的原始微波信号，通过耦合器滤波后形成具有...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：合肥本源量子计算科技有限责任公司，
类型：新型
国别省市：