一种提高晶圆图案套刻精度的量测方法、系统及终端技术方案

本申请公开了一种提高晶圆图案套刻精度的量测方法、系统及终端，该方法包括：定义芯片中包括多种光刻胶；对涂覆有任一光刻胶的晶圆进行原子层沉积和CD

【技术实现步骤摘要】
一种提高晶圆图案套刻精度的量测方法、系统及终端


[0001]本申请涉及集成电路制造
，特别是涉及一种提高晶圆图案套刻精度的量测方法、系统及终端。

技术介绍

[0002]晶圆图案套刻精度(overlay，OVL)是指在光刻制造工艺中，当层图形和前层图形的叠对位置精度。在集成电路制造
，以芯片制造为例，在芯片制造的初始阶段，需要通过OPC(Optical Proximity Correction，光学邻近效应修正)建立精确的光刻工艺模型。OPC模型的建立通常包括：设计、实验、数据量测、模型校准和验证这几个阶段。数据量测也就是数据收集，是整个光刻工艺模型建立的基础。芯片中不同结构层通常会使用不同种类的光刻胶。如何调整量测方法，确保晶圆图案套刻精度，是个重要的技术问题。
[0003]现有的量测方法中，进行数据收集时，通常采用线宽
‑‑
扫描电子显微镜对曝光后的光刻胶图案进行收集，由于光刻胶在光能电子束的照射下导致其内部保护基分解，不可避免的发生光刻胶的收缩，造成光刻胶图案量测出现误差。由于芯片中不同结构层通常会使用不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高晶圆图案套刻精度的量测方法，其特征在于，所述方法包括：定义芯片中包括多种光刻胶；对涂覆有任一光刻胶的晶圆进行原子层沉积和CD
‑
SEM测量，获取所述任一光刻胶的参考线宽；对涂覆有所述任一光刻胶的另一晶圆进行CD
‑
SEM测量，通过调整量测参数，使所述任一光刻胶的实际线宽相比于所述参考线宽的收缩尺寸为1
‑
3nm，所述量测参数包括：加速电压和电子束密度；记录与所述任一光刻胶相匹配的量测参数；汇总所述芯片中每种光刻胶所匹配的量测参数，构建量测参数数据库；根据所述量测参数数据库进行光刻胶图案测量。2.根据权利要求1所述的一种提高晶圆图案套刻精度的量测方法，其特征在于，所述收缩尺寸为2.5nm。3.根据权利要求1所述的一种提高晶圆图案套刻精度的量测方法，其特征在于，所述对涂覆有任一光刻胶的晶圆进行原子层沉积和CD
‑
SEM测量，获取所述任一光刻胶的参考线宽，包括：对涂覆有所述任一光刻胶的晶圆进行预处理；对预处理后的晶圆进行原子层沉积，获取沉积过表面层的晶圆，所述原子层沉积用的金属层包括：ZnO或Al2O3；采用CD
‑
SEM测量所述沉积过表面层的晶圆中金属层内壁之间的距离，获取所述任一光刻胶的参考线宽。4.根据权利要求3所述的一种提高晶圆图案套刻精度的量测方法，其特征在于，对涂覆有所述任一光刻胶的晶圆进行预处理的方法，包括：按照从下往上的顺序，依次在所述晶圆上形成SOC层、SOG层以及任一光刻胶层，所述任一光刻胶层旋涂在所述SOG层上；对涂覆有所述任一光刻胶的晶圆依次进行曝光、显影和后烘处理，获取预处理后的晶圆。5.根据权利要求3所述的一种提高晶圆图案套刻精度的量测方法，其特征在于，对预处理后的晶圆进行原子层沉积，获取沉积过表面层的晶圆的方法，包括：将预处理后的晶圆放入ALD设备进行原子层沉积，其中，原子层沉积的工艺条件为：沉积温度为80℃，沉积速率为沉积厚度为5
‑
10nm，沉积时间为75分钟
‑
150分钟。6.根据权利要求1所述的一种提高晶圆图案套刻精度的量测方法，其特征在于，对涂覆有所述任一光刻胶的另一晶圆进行CD
‑
SEM测量，通过调整量测参数，使所述任一光刻胶的实际线宽相比于所述参考线宽的收缩尺寸为1

【专利技术属性】
技术研发人员：陈国强，沈力，姚香君，夏丽煖，烟晓凤，姜宝来，覃耀，张楠，张世凯，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：