一种多通道数字同步变频方法及系统技术方案

本发明专利技术提供一种多通道数字同步变频方法及系统，所述方法包括：S1，基于JESD204B协议的多个通道采样数据，在每个通道采样数据中保证已打入同步标记，分别通过多片FPGA接收多个通道采样数据，每片FPGA的参考时钟输入需保证同源；S2，多个通道采样数据的同步标记定时更新；S3，配置好每片FPGA的数字变频本振，并且配置参数保持一致；S4，每片FPGA对对应的通道采样数据进行解析，找出同步标记位置，以同步标记触发使能数字变频本振工作参数，对同步标记以后的数据进行同步数字变频处理。本发明专利技术实现了在多片FPGA间数字信号的同步变频，完全保留了多通道信号的同步特征，通道之间变频前的相位特性与变频后的相位特性保持一致。特性与变频后的相位特性保持一致。特性与变频后的相位特性保持一致。

【技术实现步骤摘要】
一种多通道数字同步变频方法及系统


[0001]本专利技术涉及于数字信号处理
，具体而言，涉及一种多通道数字同步变频方法及系统。

技术介绍

[0002]现有多通道同步变频技术通常是对AD采样前的模拟射频信号进行处理，通过同源本振信号和多通道变频器对信号实现同步的模拟变频，变频后再进行采样处理；而需要同步变频通道数目越多，需要的变频器的规模也越大，很不利于系统小型化集成。采用数字变频的方式则可以有效减少模拟混频器的使用，有利于系统集成，而现有AD数据传输数据多采用JESD204B协议，JESD204B协议在传输链路中会引入不确定性的延迟，直接利用数据进行数字变频将会导致通道间相位发生不稳定变化，严重阻碍了多个通道采样数据的同步性，且在高采样率情况下，一片FPGA芯片由于资源有限，很难完成所有通道采样数据处理。

技术实现思路

[0003]本专利技术旨在提供一种多通道数字同步变频方法及系统，以解决高采样率的多通道采样数据进行数字同步变频处理的难题。
[0004]本专利技术提供的多通道数字同步变频方法，包括：
[0005]S1，基于JESD204B协议的多个通道采样数据，在每个通道采样数据中保证已打入同步标记，分别通过多片FPGA接收多个通道采样数据，每片FPGA的参考时钟输入需保证同源；
[0006]S2，多个通道采样数据的同步标记定时更新；
[0007]S3，配置好每片FPGA的数字变频本振，并且配置参数保持一致；
[0008]S4，每片FPGA对对应的通道采样数据进行解析，找出同步标记位置，以同步标记触发使能数字变频本振工作参数，对同步标记以后的数据进行同步数字变频处理。
[0009]进一步地，步骤S2中，多个通道采样数据的同步标记每秒进行一次更新。
[0010]进一步地，步骤S3中配置参数里至少需要保证数字变频本振频率起始相位保持一致。
[0011]进一步地，对每片FPGA的数字变频本振进行配置时，需要在同步标记到达前将所有需要参与数字变频处理的FPGA的变频本振参数寄存器配置完毕。
[0012]进一步地，所述同步标记为SYNC同步标记。
[0013]本专利技术还包括一种多通道数字同步变频系统，包括：
[0014]多片FPGA；所述多片FPGA用于接收多个通道采样数据；
[0015]每片FPGA的参考时钟输入同源，且每片FPGA的数字变频本振配置参数保持一致；
[0016]所述多个通道采样数据为基于JESD204B协议的多个通道采样数据，在每个通道采样数据中保证已打入同步标记，且多个通道采样数据的同步标记定时更新。
[0017]综上所述，由于采用了上述技术方案，本专利技术的有益效果是：
[0018]本专利技术主要针对需要对多通道数字信号进行处理的条件下，实现实时多通道信号数字同步变频处理。该专利技术可以用于通信、雷达领域中需要对高采样率数字信号进行变频处理，实现了在多片FPGA间数字信号的同步变频，完全保留了多通道信号的同步特征，通道之间变频前的相位特性与变频后的相位特性保持一致。
附图说明
[0019]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0020]图1为本专利技术实施例中多通道数字同步变频方法及系统的原理图。
[0021]图2为本专利技术实施例中数据传输不确定延迟示意图。
[0022]图3为本专利技术实施例中数据验证示意图。
具体实施方式
[0023]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。
[0024]因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0025]实施例
[0026]本实施例提出一种多通道数字同步变频方法及系统，主要解决高采样率的多通道采样数据进行数字同步变频处理难题，主要难点在于单片FPGA处理资源有限，需要将多通道采样数据分组进入到FPGA中进行数字信号处理，在解决不同FPGA之间进行多通道采样数据的数字变频时，提出一种多通道数字变频方法，以实现数字上多通道之间同步变频，同时保证通道之间相位差稳定，最后将多通道采样数据汇聚处理时，每个通道保持数字变频后信号的同步性。
[0027]如图1所示，一种多通道数字同步变频系统，包括：
[0028]多片FPGA；所述多片FPGA用于接收多个通道采样数据；
[0029]每片FPGA的参考时钟输入同源，且每片FPGA的数字变频本振配置参数保持一致；
[0030]所述多个通道采样数据为基于JESD204B协议的多个通道采样数据，在每个通道采样数据中保证已打入同步标记，且多个通道采样数据的同步标记定时更新。
[0031]由此，所述多通道数字同步变频方法，包括：
[0032]S1，基于JESD204B协议的多个通道采样数据，在每个通道采样数据中保证已打入同步标记，分别通过多片FPGA接收多个通道采样数据，每片FPGA的参考时钟输入需保证同源，从而避免相位漂移，且满足FPGA对时钟稳定性和时钟幅度要求；
[0033]S2，多个通道采样数据的同步标记定时更新；一般地，配置多个通道采样数据的同步标记每秒进行一次更新。
[0034]S3，配置好每片FPGA的数字变频本振，并且配置参数保持一致；配置参数里至少需要保证数字变频本振频率起始相位保持一致。
[0035]S4，每片FPGA对对应的通道采样数据进行解析，找出同步标记位置，以同步标记(SYNC)触发使能数字变频本振工作参数，对同步标记以后的数据进行同步数字变频处理。
[0036]进一步地，对每片FPGA的数字变频本振进行配置时，需要在同步标记到达前将所有需要参与数字变频处理的FPGA的变频本振参数寄存器配置完毕，这样就能保证所有数字本振启动时，频率参数已准备好，且初始相位一致，数字变频处理完成后输出的信号与参考通道的相位差保持不变，进而实现在多片FPGA之间实现了多通道采样数据数字同步变频。
[0037]示例：
[0038]在系统设计，选择适合于FPGA工作的时钟频率作为参考时钟，以100Mhz参考时钟为例，保证到达不同FPGA的参考时钟为同源时钟。
[0039]FPGA选用DDS模块IP核产生本振时钟频率信号，相位偏移为锁定状态，编程设置SYNC同步标记本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道数字同步变频方法，其特征在于，包括：S1，基于JESD204B协议的多个通道采样数据，在每个通道采样数据中保证已打入同步标记，分别通过多片FPGA接收多个通道采样数据，每片FPGA的参考时钟输入需保证同源；S2，多个通道采样数据的同步标记定时更新；S3，配置好每片FPGA的数字变频本振，并且配置参数保持一致；S4，每片FPGA对对应的通道采样数据进行解析，找出同步标记位置，以同步标记触发使能数字变频本振工作参数，对同步标记以后的数据进行同步数字变频处理。2.根据权利要求1所述的多通道数字同步变频方法，其特征在于，步骤S2中，多个通道采样数据的同步标记每秒进行一次更新。3.根据权利要求1所述的多通道数字同步变频方法，其特征在于，步骤S3中配置参数...

【专利技术属性】
技术研发人员：何超，庞仁治，李超，谢伟，张慧君，杜志刚，徐凯，胡星烨，彭胜，薛陈，沈妮，卿浩博，王天一，
申请(专利权)人：中国电子科技集团公司第二十九研究所，
类型：发明
国别省市：