一种芯片算法系统技术方案

本申请涉及一种芯片算法系统，包括信道耦合电路、复位通信电路、系统信号电路。信道耦合电路对输入信号进行滤波筛选解调，将微弱信号放大为适合输入的大信号，以保证达到较高的信噪比，保障良好的通信性能。复位通信电路，通过对信号电平转换，保障电路通信功能，并达到给主机和从机进行复位的目的。系统信号电路能够稳定输出信号，电路通过运放分流变压处理，消除电源串扰，区分信号，保障了电路稳定性。保障了电路稳定性。保障了电路稳定性。

【技术实现步骤摘要】
一种芯片算法系统


[0001]本申请涉及载波通信以及电子电路领域，具体涉及电力线扩频载波通信专用芯片算法系统。

技术介绍

[0002]目前,电力线通信在国外发展很快,电力线上的最新OFDM调制解调技术已有望成为解决“最后一公里问题”的方案，而且用于智能大厦、电力抄表、家庭自动化的低压电力线通信也已很成熟。然而,国外低压电力线通信Modem芯片在国内使用却效果很差,这是因为国内恶劣的电网环境与国外有很大差别。因此,能够适合我国国情的、能在我国特殊的低压电力环境下进行通信的Modem芯片,显得尤为必要。本设计在对国内外低压电力线通信现状分析后,主要为某公司开发低压电力线扩频载波Modem专用芯片作了前期算法仿真与实验。载波采用了二进制频移键控2FSK的调制解调算法,在借鉴国外此类调制解调理论的基础上,对这一算法进行了详细的探讨,并进行了仿真和硬件试验。为抑制我国低压电力线环境上的严重噪声,该系统设计了适合于电力线通信的扩频方案。在非实时解调的过程中,该调制解调算法具有较高的准确性,能够正确解调出发送的数据。
[0003]如图1所示，为现有技术的信号耦合电路，核心采取电容耦合方式，信号两端耦合信息通路只有一条，容易受到干扰。
[0004]如图2所示，为现有技术的直流载波通信电路，属于一种低压载波通信电路，布线简单，传输能力强，但信号容易衰减，持续性弱，错误率较高。

技术实现思路

[0005](一)技术问题
[0006]1.现有技术的载波通信算法，抗干扰能力弱，扩展外线能力弱。
>[0007]2.现有的信号调制、解调方法，信号持续性弱，准确率低。
[0008](二)技术方案
[0009]针对上述技术问题，本申请提出电力线扩频载波通信专用芯片算法系统，包括信道耦合电路、复位通信电路、系统信号电路。
[0010]信道耦合电路，输入信号进行滤波筛选解调，将微弱信号放大为适合输入的大信号，处理后进入下一级电路，以保证达到较高的信噪比，保障良好的通信性能。信号通过前级三极管Q8和双级联三极管Q1组成的放大电路，将输入信号转换为大信号，电阻R1、电容C2、肖特基二极管D4起到稳压、滤波的作用；经过MOS晶体管对Q2和Q10进行选频，通过电容C1和电阻R7滤除高频杂波，筛选出有用信号，通过二极管D1、二极管D5、二极管D2、二极管D6能够稳定传输信号；经过三极管对Q5和三极管Q6放大电路，将通过选频和滤波器的微弱信号放大至适合输入的大信号，然后通过驱动三极管Q4和三极管Q7提高了功率，输送往电力线中，避免了有用信号淹没在电力线的噪声中。通过电容C4、电容C5以及电阻R11提高了信噪比，大大减少了对信号解调的影响。
[0011]复位通信电路，通过对信号电平转换，保障电路通信功能，且达到给主机和从机进行复位的目的，信号通过功率MOS晶体管Q16和功率MOS晶体管Q17进行分流输入，通过功率MOS晶体管Q12、功率MOS晶体管Q15和功率MOS晶体管Q20、功率MOS晶体管Q21组成的两条电流镜对信号进行控制，钳位二极管D9对输入信号进行稳定和保护,电容C9进行滤波处理。信号通过电容C7耦合输入MOS晶体管Q13、MOS晶体管Q14、MOS晶体管Q18完成对高低电平的转换，通过MOS晶体管Q22筛选出高频信号，最后主机通信复位信号通过MOS晶体管Q19驱动输出，与从机通信复位完成系统与主从机之间的通信功能及复位功能。
[0012]系统信号电路，通过可变电阻R20对传入的不同频率信号进行区分输入，并输入到放大器U1A的同相端，让后通过电阻R22进行反馈，处理来自数字器件的信号，并且对信号进行放大输出，二极管D8和电容C8处理来自模拟器件的信号，输出信号经过电感L1驱动输出，对信号进行大功率输出，通过可变电阻R19选择输出，保障电路载波通信的稳定性。
[0013]通过信道耦合电路、复位通信电路、系统信号电路的处理，保证了向电力线下一级芯片输入稳定的、信噪比高的解调信号。在电力线对通信要求准确率高的情况下，保障了抗干扰能力较高的稳定外部通讯功能及供电的功能，达到了高准确度解调，扩频抗干扰的目的，
[0014](三)有益效果
[0015]本申请的电力线扩频载波通信专用芯片算法系统，首先，采用扩展频谱技术，利用了扩频技术的强抗干扰性，以此来抑制电力线上的各种干扰，对抗国内低压电力线的恶劣环境，同时，利用扩频技术的码分多址技术，可以方便的对店里新用户进行多址组网。其次，采用2FSK的调制解调方法，在电力线通信的应用中,信道衰弱严重的条件下，完全适合电力线对通信系统要求准确率高、速率要求不高的特点。
附图说明
[0016]图1为现有技术的信号耦合电路。
[0017]图2为现有技术的直流载波通信电路。
[0018]图3为本申请的信道耦合电路原理图。
[0019]图4为本申请的复位通信电路原理图。
[0020]图5为本申请的系统信号电路原理图。
具体实施方式
[0021]下面结合实施例对本专利技术做进一步说明。
[0022]如图3、图4、图5所示，为本申请提出电力线扩频载波通信专用芯片算法系统，包括信道耦合电路、复位通信电路、系统信号电路。
[0023]信道耦合电路，输入信号进行滤波筛选解调，将微弱信号放大为适合输入的大信号，处理后进入下一级电路，以保证达到较高的信噪比，保障良好的通信性能。信号通过前级三极管Q8和双级联三极管Q1组成的放大电路，将输入信号转换为大信号，电阻R1、电容C2、肖特基二极管D4起到稳压、滤波的作用；经过MOS晶体管对Q2和Q10进行选频，通过电容C1和电阻R7滤除高频杂波，筛选出有用信号，通过二极管D1、二极管D5、二极管D2、二极管D6能够稳定传输信号；经过三极管对Q5和三极管Q6放大电路，将通过选频和滤波器的微弱信
号放大至适合输入的大信号，然后通过驱动三极管Q4和三极管Q7提高了功率，输送往电力线中，避免了有用信号淹没在电力线的噪声中。通过电容C4、电容C5以及电阻R11提高了信噪比，大大减少了对信号解调的影响。
[0024]具体而言，所述信道耦合电路包括输入端口Input，三极管Q8，肖特基二极管D4，3个二极管D1、D3、D5，双级联三极管Q1，7个电阻R3、R4、R8、R9、R5、R6、R1，电容C2，所述信道耦合电路输入端口Input与三极管Q8的基极连接，三极管Q8的集电极分别与电阻R3的一端、电阻R6的一端、电阻R1的一端连接，电阻R3的另一端与高电平VCC连接，电阻R6的另一端接地，电阻R1的另一端分别与电容C2的一端、肖特基二极管D4的负极、双级联三极管Q1的基极连接，电容C2的另一端接地，肖特基二极管D4的正极接地，双级联三极管Q1的集电极与高电平VCC连接，双级联三极管Q1的发射极分别与电阻R9的一端、电阻R4的一端、电阻R8的一端、二极管D1的的正极、二极管D5的负极连接，电阻R9的另一端接地，电阻R4的另一端与高电平VCC连接，电阻R8的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片算法系统，包括依次连接的信道耦合电路、复位通信电路、系统信号电路，其特征在于：所述信道耦合电路包括输入端口Input，三极管Q8，肖特基二极管D4，3个二极管D1、D3、D5，双级联三极管Q1，7个电阻R3、R4、R8、R9、R5、R6、R1，电容C2，所述信道耦合电路输入端口Input与三极管Q8的基极连接，三极管Q8的发射极接地，三极管Q8的集电极分别与电阻R3的一端、电阻R6的一端、电阻R1的一端连接，电阻R3的另一端与高电平VCC连接，电阻R6的另一端接地，电阻R1的另一端分别与电容C2的一端、肖特基二极管D4的负极、双级联三极管Q1的基极连接，电容C2的另一端接地，肖特基二极管D4的正极接地，双级联三极管Q1的集电极与高电平VCC连接，双级联三极管Q1的发射极分别与电阻R9的一端、电阻R4的一端、电阻R8的一端、二极管D1的的正极、二极管D5的负极连接，电阻R9的另一端接地，电阻R4的另一端与高电平VCC连接，电阻R8的另一端接地，二极管D1的负极与高电平VCC连接，二极管D5的正极接地，二极管D3的正极接地，二极管D3的负极与高电平VCC连接，电阻R5的一端与高电平VCC连接，另一端接地。2.根据权利要求1所述的一种芯片算法系统，其特征在于：所述信道耦合电路包括输出端口Va，3个二极管D1、2、D6，4个MOS晶体管Q2、Q3、Q9、Q10，4个三极管Q4、Q5、Q6、Q7，4个电容C1、C3、C4、C5，4个电阻R7、R2、R10、R11，所述信道耦合电路中二极管D1的正极分别与MOS晶体管Q2的栅极、MOS晶体管Q2的源端、MOS晶体管Q10的栅极、MOS晶体管Q10的漏端、MOS晶体管Q3的栅极、MOS晶体管Q9的栅极、电容C1的一端、电阻R7的一端、二极管D2的正极、二极管D6的负极连接，电容C1的另一端与高电平VCC连接，电阻R7的另一端接地，二极管D2的负极与高电平VCC连接，二极管D6的正极接地，MOS晶体管Q10的源端接地，MOS晶体管Q2的漏端与高电平VCC连接，MOS晶体管Q3的漏端与高电平VCC连接，MOS晶体管Q3的源端分别与MOS晶体管Q9的漏端、三极管Q6的基极连接，MOS晶体管Q9的源端接地，三极管Q6的集电极与高电平VCC连接，三极管Q6的发射极分别与电阻R10的一端、电容C3的一端、三极管Q5的发射极连接，电阻R10的另一端接地，电容C3的另一端接地，三极管Q5的集电极分别与电阻R2的一端、三极管Q4的基极连接，电阻R2的另一端与高电平VCC连接，三极管Q5的基极接地，三极管Q4的发射极与高电平VCC连接，三极管Q4的集电极分别与三极管Q7的基极、电容C4的一端连接，电容C4的另一端接地，三极管Q7的集电极与高电平VCC连接，三极管Q7的发射极分别与电阻R11的一端、电容C5的一端、输出端口Va连接，电阻R11的另一端接地，电容C5的另一端接地。3.根据权利要求2所述的一种芯片算法系统，其特征在于：所述复位通信电路包括输入端口Va，钳位二极管D9，电容C9，2个电阻R23、R24，6个功率MO...

【专利技术属性】
技术研发人员：房晓，
申请(专利权)人：杭州中奥工业设计有限公司，
类型：发明
国别省市：