PCIe和RapidIO复合任务包传递系统及方法技术方案

本发明专利技术公开了一种PCIe和RapidIO复合任务包传递系统及方法，属于计算机通信技术领域。该系统包括PCIe收发端、AXI4

【技术实现步骤摘要】
PCIe和RapidIO复合任务包传递系统及方法


[0001]本专利技术涉及计算机通信
，特别是指一种PCIe和RapidIO复合任务包传递系统及方法。

技术介绍

[0002]在通信系统的组网过程中，显控终端常采用PCIe总线协议接口对外进行数据交互，内部模块通常采用串行RapidIO协议进行集群交互，控制和数据信息在PCIe接口和串行RapidIO接口间的正确稳定传输决定了系统的稳定性。
[0003]目前，现有技术中已有基于桥接类芯片的转换系统和基于FPGA的硬件可编程桥接系统两种。其中，前者可配置性有限；后者具有较强的灵活性，用户可配置程度高，例如，授权公告号为CN214474972U的专利“一种PCIE和RapidIO数据转换装置”，通过DMA实现了带仲裁机制的数据传输，提高了单数据包的转换性能。
[0004]为了在保证通道灵活可配置的情况下进一步提升多数据包的转换性能，有必要设计一种单次发送、多次执行的复合任务数据包传递方式。

技术实现思路

[0005]有鉴于此，本专利技术提出一种PCIe和RapidIO复合任务包传递系统及方法，能实现PCIe端和RapidIO端的复合任务数据包传递。
[0006]为了实现上述目的，本专利技术采用的技术方案为：一种PCIe和RapidIO复合任务包传递系统，包括PCIe收发端、AXI4
‑
Stream复合任务数据包传递通路、AXI4
‑
Lite维护事务传递通路、RapidIO收发端；PCIe收发端包括复合任务数据包构建模块、PCIe根联合体驱动模块、PCIe物理链路和PCIe端点电路模块；所述复合任务数据包构建模块根据所需传输的任务数量、任务类型和具体事务数据对任务包进行编码，生成复合任务包；PCIe根联合体驱动模块接收复合任务数据包构建模块产生的数据包，并将其发送到PCIe物理链路进行差分传输；PCIe端点电路模块接收来自PCIe物理链路的数据，完成PCIe收发端的地址空间和AXI4
‑
Stream复合任务数据包传递通路的地址空间之间的数据迁移；AXI4
‑
Lite维护事务传递通路基于双端口跨时钟域先进先出队列实现，完成维护事务的传输；AXI4
‑
Stream复合任务数据包传递通路接收PCIe收发端发送的事务包，通过数据跨时钟域同步处理后，进行解码、分配、传输操作，最终将数据传输到RapidIO收发端；RapidIO收发端用于接收AXI4
‑
Stream复合任务数据包传递通路解码后发送的各格式包事务数据，以及AXI4
‑
Lite维护事务传递通路发送的维护事务。
[0007]进一步地，任务数量和任务类型由数据帧头决定，任务类型包含三类，其中，I类任务为包头编码逻辑层优化格式数据包传递事务，II类任务为端口初始化事务，III类任务为
链路自环测试事务；输入复合任务数据包构建模块的单一任务数据包由数据帧头、数据载荷长度、设备ID信号数据、HELLO格式数据包和数据载荷构成；其中，单一任务数据包的数据帧头采用独热码进行编码，复合任务包由多个单一任务数据包组成，有且仅有一个数据帧头。
[0008]进一步地，所述AXI4
‑
Stream复合任务数据包传递通路包括数据跨时钟域同步模块、第一边沿检测模块、任务分配模块、重播缓冲模块、任务仲裁模块、第二边沿检测模块、事务数据分配模块、数据校验模块；所述RapidIO收发端包括RapidIO电路接口模块、RapidIO物理链路和外围RapidIO设备；第一边沿检测模块通过对寄存的次态握手信号tvalid_qn和现态握手信号tvalid_qn1运算以捕获上升沿，抓取携带任务数量和任务类型信息的帧头数据，作为任务分配模块的选择信号；任务分配模块包括一个由第一边沿检测器控制的选择信号输入端口、一个由重播缓冲模块控制的任务分配使能端口、一个连接数据跨时钟域同步模块的事务数据输入端口和3个不同类型任务传输输出通路；任务分配模块通过对选择信号输入端口输入的数据进行查表判断，解码出事务类型和事务数量，对任务进行分配输出，并加以帧尾校验后缀，发送到任务仲裁模块和重播缓冲模块；任务仲裁模块具有优先级配置接口，任务仲裁模块通过优先级仲裁方式来决定多个任务包同时抵达时的传输先后顺序；在默认配置情况下，II类任务优先级高于III类任务优先级，III类任务优先级高于I类任务优先级；第二边沿检测模块和事务数据分配模块用于抓取并分割任务仲裁模块输出的第I和第III类任务的用户自定信号和数据信号，其中用户自定信号直接输出到RapidIO电路接口模块的用户自定信号端口，数据信号连接到数据校验模块；数据校验模块含有两个数据输入端口、两个帧尾输出端口和两类事务数据输出端口；帧尾输出端口与重播缓冲模块进行连接，两类事务数据输出端口分别为I/III类RapidIO基础数据包输出端口和II类配置数据包输出端口，I/III类RapidIO基础数据包输出端口连接RapidIO电路接口模块的数据信号端口；重播缓冲模块基于FPGA中高速率且低延的专用随机存取存储器块实现，对任务分配模块输出的各通路信号进行缓冲暂存，并将接收到数据校验模块发送的帧尾信号与暂存的事务帧尾进行比较，若比对结果一致，则释放对应任务暂存的数据，反馈至任务分配模块的任务分配使能端口，进行下一任务的传输；若比对结果不一致，则将传递失败的任务发送到任务分配模块的事务数据输入端口进行重传，若重播设定的次数后仍失败，则将对应的失败任务反馈至PCIe收发端；RapidIO电路接口模块根据I/III类任务特定的HELLO格式包头完成事务的传输，并通过高速收发器发送至RapidIO物理链路，等待外围RapidIO设备接收。
[0009]一种PCIe和RapidIO复合任务包传递方法，基于如上任一项所述的PCIe和RapidIO复合任务包传递系统实现，其中，PCIe收发端对任务包进行编码，发送到AXI4
‑
Stream复合任务数据包传递通路，AXI4
‑
Stream复合任务数据包传递通路对任务包的数量、类型进行解码，然后进行分配、传输操作，最终将数据传输到RapidIO收发端。
[0010]进一步地，包括以下步骤：
步骤1，复合任务数据包构建模块根据所需传输的任务数量、任务类型和事务数据对任务包进行编码，编码后的复合任务数据包通过PCIe 根联合体驱动模块和PCIe链路发送到PCIe 端点电路模块；步骤2，PCIe端点电路模块通过内部的主机到卡通道将复合任务数据包发送至AXI4
‑
Stream复合任务数据包传递通路；步骤3，数据包通AXI4
‑
Stream复合任务数据包传递通路传递到RapidIO电路接口模块；步骤4，RapidIO电路接口模块接收到来自AXI4
‑
Stream复合任务数据包传递通路的数据包，完成HELLO格式解包操作，通过RapidIO物理链路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIe和RapidIO复合任务包传递系统，其特征在于，包括PCIe收发端、AXI4
‑
Stream复合任务数据包传递通路、AXI4
‑
Lite维护事务传递通路、RapidIO收发端；PCIe收发端包括复合任务数据包构建模块、PCIe根联合体驱动模块、PCIe物理链路和PCIe端点电路模块；所述复合任务数据包构建模块根据所需传输的任务数量、任务类型和具体事务数据对任务包进行编码，生成复合任务包；PCIe根联合体驱动模块接收复合任务数据包构建模块产生的数据包，并将其发送到PCIe物理链路进行差分传输；PCIe端点电路模块接收来自PCIe物理链路的数据，完成PCIe收发端的地址空间和AXI4
‑
Stream复合任务数据包传递通路的地址空间之间的数据迁移；AXI4
‑
Lite维护事务传递通路基于双端口跨时钟域先进先出队列实现，完成维护事务的传输；AXI4
‑
Stream复合任务数据包传递通路接收PCIe收发端发送的事务包，通过数据跨时钟域同步处理后，进行解码、分配、传输操作，最终将数据传输到RapidIO收发端；RapidIO收发端用于接收AXI4
‑
Stream复合任务数据包传递通路解码后发送的各格式包事务数据，以及AXI4
‑
Lite维护事务传递通路发送的维护事务。2.根据权利要求1所述的一种PCIe和RapidIO复合任务包传递系统，其特征在于，任务数量和任务类型由数据帧头决定，任务类型包含三类，其中，I类任务为包头编码逻辑层优化格式数据包传递事务，II类任务为端口初始化事务，III类任务为链路自环测试事务；输入复合任务数据包构建模块的单一任务数据包由数据帧头、数据载荷长度、设备ID信号数据、HELLO格式数据包和数据载荷构成；其中，单一任务数据包的数据帧头采用独热码进行编码，复合任务包由多个单一任务数据包组成，有且仅有一个数据帧头。3.根据权利要求2所述的一种PCIe和RapidIO复合任务包传递系统，其特征在于，所述AXI4
‑
Stream复合任务数据包传递通路包括数据跨时钟域同步模块、第一边沿检测模块、任务分配模块、重播缓冲模块、任务仲裁模块、第二边沿检测模块、事务数据分配模块、数据校验模块；所述RapidIO收发端包括RapidIO电路接口模块、RapidIO物理链路和外围RapidIO设备；第一边沿检测模块通过对寄存的次态握手信号tvalid_qn和现态握手信号tvalid_qn1运算以捕获上升沿，抓取携带任务数量和任务类型信息的帧头数据，作为任务分配模块的选择信号；任务分配模块包括一个由第一边沿检测器控制的选择信号输入端口、一个由重播缓冲模块控制的任务分配使能端口、一个连接数据跨时钟域同步模块的事务数据输入端口和3个不同类型任务传输输出通路；任务分配模块通过对选择信号输入端口输入的数据进行查表判断，解码出事务类型和事务数量，对任务进行分配输出，并加以帧尾校验后缀，发送到任务仲裁模块和重播缓冲模块；任务仲裁模块具有优先级配置接口，任务仲裁模块通过优先级仲裁方式来决定多个任务包同时抵达时的传输先后顺序；在默认配置情况下，II类任务优先级高于III类任务优先级，III类任务优先级高于I类任务优先级；第二边沿检测模块和事务数据分配模块用于抓取并分割任务仲裁模块输出的第I和第
III类任务的用户自定信号和数据信号，其中用户自定信号直接输出到RapidIO电路接口模块的用户自定信号端口，数据信号连接到数据校验模块；数据校验模块含有两个数据输入端口、两个帧尾输出端口和两类事务数据输出端口；帧尾输出端口与重播缓冲模块进行连接，两类事务数据输出端口分别为I/III类RapidIO基础数据包输出端口和II类配置数据包输出端口，I/III类RapidIO基础数据包输出端口连接RapidIO电路接口模块的数据信号端口；重播缓冲模块基于FPGA中高速率且低延的专用随机存取存储器块实现，对任务分配模块输出的各通路信号进行缓冲暂存，并将接收到数据校验模块发送的帧尾信号与暂存的事务帧尾进行比较，若比对结果一致，则释放对应任务暂存的数据，反馈至任务分配模块的任务分配使能端口，进行下一任务的传输；若比对结果不一致，则将传递失败的任务发送到任务分配模块的事务数据输入端口进行重传，若重播设定的次数后仍失败，则将对应的失败任务反馈至PCIe收发端；RapidIO电路接口模块根据I/III类任务特定的HELL...

【专利技术属性】
技术研发人员：魏璇，刘淑涛，张卜方，蔡觉平，张宗森，刘丙亚，李瑞，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：