一种低功耗屏蔽栅MOSFET结构制造技术

本实用新型专利技术公开了一种低功耗屏蔽栅MOSFET结构，其可降低屏蔽栅MOSFET的功耗，其包括元胞区，元胞区包括衬底，衬底的正面分布有第一导电类型外延层、第二导电类型体区、栅极层、重掺杂区、第一金属层、隔离氧化层，衬底的背面分布有第二金属层，重掺杂区包括第一重掺杂区、第二重掺杂区，栅极层包括沟槽、分布于沟槽内的第一介质层、第二介质层、第三介质层、分离栅、控制栅，第三介质层位于分离栅的两侧，分离栅与控制栅之间通过隔离氧化层间隔，第二介质层与分离栅之间通过第三介质层间隔，第二介质层介质为SiON，第三介质层介质为HfO2，元胞区宽度为0.85μm，沟槽宽度为0.35μm。沟槽宽度为0.35μm。沟槽宽度为0.35μm。

【技术实现步骤摘要】
一种低功耗屏蔽栅MOSFET结构


[0001]本技术涉及半导体
，具体为一种低功耗屏蔽栅MOSFET结构。

技术介绍

[0002]MOSFET作为功率器件的重要分支，具有功率密度大、开关速度快、驱动损耗低等优点。在低压领域，功率MOSFET的典型代表器件为屏蔽栅MOSFET，屏蔽栅MOSFET因具有高输入阻抗、低导通电阻和快开关速度等特点而被广泛应用，并在低压功率开关电路中占据了主导地位。
[0003]屏蔽栅MOSFET在低压功率开关电路中作为高速开关器件来实现电能转换功能，低功耗是表征性能的重要指标，但传统屏蔽栅MOSFET结构中元胞区内的栅极层沟道宽度大于0.4μm，元胞尺寸较大，一般为1.2μm，沟道宽度、元胞尺寸的限制，使得第一导电类型外延层单位掺杂浓度低(即单元密度低)，从而导致屏蔽栅MOSFET存在功耗高等缺陷，研究表明，减小器件尺寸、提高单元密度是降低损耗的解决办法之一。

技术实现思路

[0004]针对现有技术中存在的低压功率开关电路中屏蔽栅MOSFET功耗高的技术问题，本技术提供了一种低功耗屏蔽栅MOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗屏蔽栅MOSFET结构，其包括元胞区，其特征在于，所述元胞区包括衬底，所述衬底的正面分布有第一导电类型外延层、第二导电类型体区、栅极层、重掺杂区、第一金属层、隔离氧化层，所述衬底的背面分布有第二金属层，所述第一导电类型外延层位于所述第二导电类型体区与所述衬底之间，所述重掺杂区包括第一重掺杂区、第二重掺杂区，所述第二重掺杂区位于所述第二导电类型体区的顶部两侧，所述第一重掺杂区位于所述第二导电类型体区的顶端中部，所述第一金属层覆盖于所述第一重掺杂区的外表面与所述第二重掺杂区的顶端，所述栅极层包括沟槽、分布于沟槽内的第一介质层、第二介质层、第三介质层、分离栅、控制栅，所述分离栅位于所述控制栅的下方，所述第一介质层填充于沟槽内，所述第三介质层位于所述分离栅的两侧，所述第二介质层呈顶端敞口的倒梯形，并覆盖于所述第三介质层两侧以及第三介质层、分离栅底端，所述分离栅与所述控制栅之间通过隔离氧化层间隔，所述第二介质层与所述分离栅之间通过所述第三介质层间隔，所述第...

【专利技术属性】
技术研发人员：毛昊源，
申请(专利权)人：无锡市捷瑞微电子有限公司，
类型：新型
国别省市：