本发明专利技术提出了一种ATE设备中异常同步触发信号的捕捉方法及其装置，方法包括：通过预设触发器和FPGA中的ISERDES模块以相同的采样时钟、各自不同的采样频率分别对延时后的同步触发信号进行同步采样；通过计算第一采样数据中相邻两个时钟周期连续多个比特的数据，分析得到关于同步触发信号在每个采样周期的信号数据，通过信号数据能否充分反映基准采样数据判断是否异常，结合外部示波器捕捉同步触发信号的真实物理信号。本发明专利技术的方案利用FPGA芯片内自带的ISERDES资源，有效的捕捉到概率极小的异常同步触发信号和采样丢失时刻，不仅捕捉定位准确，效率高，定位成本低，而且可以准确得到信号异常的原因和类型。信号异常的原因和类型。信号异常的原因和类型。
【技术实现步骤摘要】
一种ATE设备中异常同步触发信号的捕捉方法及其装置
[0001]本专利技术涉及半导体芯片测试领域，特别涉及一种ATE设备中异常同步触发信号的捕捉方法及其装置。
技术介绍
[0002]ATE（Automatic Test Equipment）是集成电路自动化测试设备，于半导体产业意指集成电路(IC)自动测试机，用于检测集成电路功能和性能的完整性，为集成电路生产制造最后流程，以确保集成电路生产制造品质。ATE是用于检测芯片功能和性能的专用设备，芯片良品率监测、工艺改善和可靠性的验证都需要通过该类设备来完成。ATE设备通常由主控计算机或主控板、背板、功能业务板等模块组成。DIO数字通道是集成电路测试设备的核心功能模块，负责芯片测试中产生数字波形并输出给芯片和接收芯片输出的数字信号并进行比较判断的工作。
[0003]随着电路集成技术的发展以及SIP（系统级封装）的大量推广,单颗芯片集成度越来越高、功能越来越复杂，集成数字信号和模拟信号的芯片越来越多，芯片测试复杂性也在不断增加。测试芯片的管脚IO频率、信号周期分辨率以及边沿时刻分辨率要求也随之提高。复杂测试芯片的测试通道数量多，少则近百个通道，多则数千通道；测试芯片的功能复杂，既需要数字项测试也需要模拟项测试。
[0004]与此同时，由于复杂芯片的测试项多、且测试时间长，用户对测试性能提出了新的要求。其中，芯片测试对多业务板的协同工作的同步性要求尤其严格，特别是数字通道，同步性要求甚至达到皮秒级。
[0005]通常ATE测试系统中为了满足各测试资源的同步性要求多业务板之间同步协同工作，多业务板之间的同步协同工作不仅要求不同业务板卡之间时钟同源同频同相位，也对不同业务板工作的同步触发信号同步性提出很高的要求。随着测试需求的不断提高，ATE测试系统硬件规模也在不断扩大，业务板数量从十几块发展到几十块，这给同步触发信号的同步布线和传输带来的很大的挑战，尤其是在研发阶段硬件测试过程中，经常遇到同步触发信号受复杂电磁环境干扰，业务板接收端采样不稳定问题。
[0006]在ATE测试系统研发阶段，有关同步触发信号的诸多问题中，有一类问题很难定位，即极小概率性出现同步触发信号异常而导致采样丢失的问题。通常几千次甚至上百万次的同步触发信号中才会出现一次的信号异常导致同步触发信号采样丢失，这给ATE测试系统的稳定性带来了很大的挑战。然而此类问题因其随机性和小概率性，虽然可以通过计数器统计出同步触发信号有丢失，但很难定位具体哪一次同步触发信号异常，也很难用仪器仪表去捕捉异常的同步触发信号，很难定位信号异常的具体原因。
[0007]现有技术中只能通过外部的示波器进行重复测量，等待同步触发信号异常再次发生时，分析示波器捕捉的波形，然后进行分析改善。然而，由于同步触发信号异常是小概率事件，不确定哪一次异常，所以需要人工反复尝试，时间和人力投入成本较高，且无法实现自动化捕捉。
技术实现思路
[0008]有鉴于此，本专利技术提出了一种ATE设备中异常同步触发信号的捕捉方法及其装置，具体方案如下：一种ATE设备中异常同步触发信号的捕捉方法，包括：发送同步触发信号至业务板，并通过业务板FPGA中的延时单元对所述同步触发信号进行延时；在业务板FPGA中，通过预设触发器和FPGA中的ISERDES模块以相同的采样时钟、各自不同的采样频率分别对延时后的同步触发信号进行同步采样，分别得到基准采样数据和第一采样数据；其中，ISERDES模块的采样频率是触发器采样频率的n倍，且n≥2；通过计算所述第一采样数据中相邻两个时钟周期连续多个比特的数据，分析得到关于同步触发信号在每个采样周期的信号数据，所述信号数据包括同步触发信号的边沿数量、相位关系和脉冲宽度；当所述信号数据所反映的波形特征未完全在所述基准采样数据中得到体现时，则判定同步触发信号存在异常，立即输出一个脉冲信号使外部示波器停止采样，通过分析停止采样前预设时长内的采样波形确定异常部分所处的范围。
[0009]在一个具体实施例中，预先设定同步触发信号的相位标准、脉宽标准和信号完整度标准，其中，通过同步触发信号的边沿数量来表征信号完整度；当所述信号数据无法同时满足相位标准、脉宽标准和信号完整度标准时，则直接判定同步触发信号存在异常。
[0010]在一个具体实施例中，分析所述第一采样数据，在相邻两个时钟周期内的连续2个n比特数据中，将相邻的2个2比特数据异或得到2n
‑
1个数据，统计该2n
‑
1个数据1的个数，得到同步触发信号的边沿数量。
[0011]在一个具体实施例中，分析所述第一采样数据，通过计算相邻两个时钟周期内的连续2个n比特的数据，统计连续1的个数，得到同步触发信号的脉冲宽度。
[0012]在一个具体实施例中，分析所述第一采样数据，通过计算相邻两个时钟周期内的连续2个n比特的数据，并统计连续1的位置，以此来计算同步触发信号与ISERDES模块的采样时钟之间的相位关系。
[0013]在一个具体实施例中，获取基准采样数据后，结合基准采样频率分析同步触发信号的包括边沿数量、相位关系和脉冲宽度在内的基准信号数据，所述基准信号数据是触发器对同步触发信号的采样结果；通过对比信号数据和所述基准信号数据在同一时钟周期的一致性，判断同步触发信号在该时钟周期内是否存在异常。
[0014]在一个具体实施例中，当同步触发信号存在异常时，输出一个中断信号给主控HOST单元；主控HOST单元收到该中断信号后确定该业务板的同步触发信号异常，从进行后续应急措施，以降低因同步触发信号丢失而引起的风险；存储信息数据至预设寄存器，以供HOST单元读取、查阅并分析同步触发信号异常采样丢失的具体原因。
[0015]在一个具体实施例中，n为2的m次幂，其中，m大于等于2。
[0016]一种异常同步触发信号的捕捉装置，位于业务板FPGA中，用于实现上述一项所述的一种ATE设备中异常同步触发信号的捕捉方法；业务板FPGA中还包括延时单元和触发器；延时单元用于对同步触发信号进行延时，触发器用于以预设基准采样频率采集延时单元输出的同步触发信号；所述捕捉装置包括：ISERDES模块，用于以预设第一采样频率对延时单元输出的同步触发信号进行采样，得到第一采样数据；信号数据单元，用于对第一采样数据进行处理，分析得到关于同步触发信号在每个采样周期的信号数据，所述信号数据包括同步触发信号的边沿数量、相位关系和脉冲宽度；异常检测单元，用于对第一采样数据进行信号处理得到基准信号数据，通过比对基准信号数据和信号数据进而当所述信号数据所反映的波形特征未完全在所述基准采样数据中得到体现时，以判定同步触发信号中是否存在异常，并在异常时输出一个异常捕捉脉冲；脉冲输出单元，用于输出异常捕捉脉冲以控制外部示波器停止采样，通过分析外部示波器停止采样之前预设时长内的采样波形，进而确定异常部分所处的范围。
[0017]在一个具体实施例中，所述信号数据单元具体包括：相位检测单元，用于分析所述第一采样数据，通过计算相邻两个时钟周期内本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种ATE设备中异常同步触发信号的捕捉方法，其特征在于，包括：发送同步触发信号至业务板，并通过业务板FPGA中的延时单元对所述同步触发信号进行延时；在业务板FPGA中，通过预设触发器和FPGA中的ISERDES模块以相同的采样时钟、各自不同的采样频率分别对延时后的同步触发信号进行同步采样，分别得到基准采样数据和第一采样数据；其中，ISERDES模块的采样频率是触发器采样频率的n倍，且n≥2；通过计算所述第一采样数据中相邻两个时钟周期连续多个比特的数据，分析得到关于同步触发信号在每个采样周期的信号数据，所述信号数据包括同步触发信号的边沿数量、相位关系和脉冲宽度；当所述信号数据所反映的波形特征未完全在所述基准采样数据中得到体现时，则判定同步触发信号存在异常，立即输出一个脉冲信号使外部示波器停止采样，通过分析停止采样前预设时长内的采样波形确定异常部分所处的范围。2.根据权利要求1所述的捕捉方法，其特征在于，预先设定同步触发信号的相位标准、脉宽标准和信号完整度标准，其中，通过同步触发信号的边沿数量来表征信号完整度；当所述信号数据无法同时满足相位标准、脉宽标准和信号完整度标准时，则直接判定同步触发信号存在异常。3.根据权利要求1所述的捕捉方法，其特征在于，分析所述第一采样数据，在相邻两个时钟周期内的连续2个n比特数据中，将相邻的2个2比特数据异或得到2n
‑
1个数据，统计该2n
‑
1个数据1的个数，得到同步触发信号的边沿数量。4.根据权利要求1所述的捕捉方法，其特征在于，分析所述第一采样数据，通过计算相邻两个时钟周期内的连续2个n比特的数据，统计连续1的个数，得到同步触发信号的脉冲宽度。5.根据权利要求1所述的捕捉方法，其特征在于，分析所述第一采样数据，通过计算相邻两个时钟周期内的连续2个n比特的数据，并统计连续1的位置，以此来计算同步触发信号与ISERDES模块的采样时钟之间的相位关系。6.根据权利要求1所述的捕捉方法，其特征在于，获取基准采样数据后，结合基准采样频率分析同步触发信号的包括边沿数量、相位关系和脉冲宽度在内的基准信号数据，所述基准信号数据是触发器对同步触发信号的采样结果；通过对比信号数据和所述基准信号数据在同一时钟周期的一致性，判断同步触发信号在该时钟周期内是否存在异常。7.根据权利要求1所述...
【专利技术属性】
技术研发人员：邬刚，陈永，
申请(专利权)人：杭州加速科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。