基于BFM的仿真系统及其验证方法、设备和介质技术方案

本发明专利技术公开了一种基于BFM的仿真系统及其验证方法、设备和介质，仿真系统包括：编译模块，用于编辑验证芯片内存储的待验证代码所需的测试任务，并将测试任务编译成测试指令；BFM模块，用于读取测试指令，并根据测试指令生成测试向量后，将测试向量发送至待验证模块；待验证模块，用于基于接收到的测试向量对待验证代码进行验证，生成验证结果。本发明专利技术开发的基于BFM的仿真系统适用于所有芯片功能的验证，该仿真系统提高了芯片验证的速度，缩短了开发周期；采用预设的开发语言编写测试任务来验证芯片内存储的待验证代码，快速高效的建立验证所需的测试向量，降低了超大规模芯片的验证难度；扩大芯片设计验证的真实运行环境，提高验证结果的准确度。证结果的准确度。证结果的准确度。

【技术实现步骤摘要】
基于BFM的仿真系统及其验证方法、设备和介质


[0001]本专利技术涉及芯片功能验证
，尤其涉及一种基于BFM的仿真系统及其验证方法、设备和介质。

技术介绍

[0002]随着芯片产品设计规则和复杂度的不断提升，以及芯片产品在市场上更新速度的不断加快，造成电子市场对于芯片产品上市所需的前置时间越发严格。在芯片产品开发的整个生命周期中，验证占据了整体芯片开发周期的大部分时间。
[0003]现如今，主要采用两种方法对芯片产品的功能或者芯片产品的设计代码进行验证。第一种方法为基于仿真软件(例如，ModelSim)的仿真验证方法，虽然不需要上位机之外的其他硬件设备的支持，但是软件仿真的速度慢、效率低。第二种方法为基于FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)的原型板的验证方法，虽然原型验证速度快，但是在硬件环境中，DUV(Design Under Verification)需要测试向量的输入，不使用BFM(总线功能模块)的情况下，测试向量难以生成，测试效率低且难度高。

技术实现思路

[0004]本专利技术要解决的技术问题是为了克服现有技术中芯片产品验证的方法无法同时满足速度快且难度低的缺陷，提供一种基于BFM的仿真系统及其验证方法、设备和介质。
[0005]本专利技术是通过下述技术方案来解决上述技术问题：
[0006]第一方面，本专利技术提供一种基于BFM的仿真系统，所述仿真系统包括：编译模块、BFM模块和待验证模块，所述BFM模块和所述待验证模块建立于FPGA验证平台；
[0007]所述编译模块，用于编辑验证芯片内存储的待验证代码所需的测试任务，并将所述测试任务编译成测试指令；
[0008]所述BFM模块，用于读取所述测试指令，并根据所述测试指令生成测试向量后，将所述测试向量发送至所述待验证模块；
[0009]所述待验证模块，用于基于接收到的所述测试向量对所述待验证代码进行验证，生成验证结果。
[0010]较佳地，所述待验证模块包括多个待验证单元，所述编译模块包括指令设置单元、任务设置单元和代码划分单元；
[0011]所述指令设置单元，用于根据预设语言编写原始指令；
[0012]所述任务设置单元，用于根据所述原始指令设置用于验证所述待验证代码的验证任务；
[0013]所述代码划分单元，用于将所述待验证代码划分为多个子代码，将每个所述子代码分别存储于所述待验证单元。
[0014]较佳地，所述仿真系统还包括：至少一个存储模块，所述存储模块与所述BFM模块通信连接，所述存储模块与所述待验证模块通信连接；
[0015]所述存储模块，用于对待验证代码进行验证过程生成的目标数据进行存储。
[0016]较佳地，所述待验证模块，还用于将所述验证结果发送至所述BFM模块；
[0017]所述BFM模块，还用于对所述验证结果进行解析后，存储于所述存储模块。
[0018]较佳地，所述BFM模块包括控制单元和至少一个BFM单元，所述控制单元和所述BFM单元通信连接；
[0019]所述控制单元，用于对所述测试指令进行解析后，生成并发送验证数据
[0020]所述BFM单元，用于根据所述验证数据和预设总线协议生成所述测试向量，并将所述测试向量发送至所述待验证模块。
[0021]较佳地，所述BFM模块与所述待验证模块通过超高速管脚、高速管脚和低速管脚中的至少一种通信连接。
[0022]较佳地，所述仿真系统还包括：监测模块，
[0023]所述监测模块，用于将对所述待验证代码进行验证过程中的状态数据和所述验证结果进行展示。
[0024]第二方面，本专利技术提供一种基于BFM的仿真系统的验证方法，应用于第一方面所述的基于BFM的仿真系统，所述验证方法包括：
[0025]在软件编译平台确定编译验证芯片内待验证代码所需的测试指令；
[0026]利用BFM模块读取所述测试指令，并根据所述测试指令生成测试向量发送至待验证模块；所述BFM模块和所述待验证模块建立于FPGA验证平台，所述基于BFM的仿真系统包括所述FPGA验证平台和所述软件编译平台；
[0027]所述待验证模块根据所述测试向量对所述待验证代码进行验证，生成验证结果。
[0028]第三方面，本专利技术提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现第二方面所述的基于BFM的仿真系统的验证方法。
[0029]第四方面，本专利技术提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第二方面所述的基于BFM的仿真系统的验证方法。
[0030]本专利技术的积极进步效果在于：本专利技术公开了一种基于BFM的仿真系统及其验证方法、设备和介质，该仿真系统包括：编译模块、BFM模块和待验证模块；编译模块，用于编译验证芯片内存储的待验证代码所需的测试指令；BFM模块，用于读取测试指令，并根据测试指令生成测试向量后，将测试向量发送至所述待验证模块；待验证模块，用于基于接收到的测试向量对待验证代码进行验证，生成验证结果。本专利技术开发的基于BFM的仿真系统适用于所有芯片功能的验证，利用该仿真系统提高了芯片验证的速度，缩短了芯片开发周期；采用预设的开发语言编写测试任务来验证芯片内存储的待验证代码，快速高效的建立验证所需的测试向量，降低了超大规模芯片的验证难度；扩大芯片设计验证的真实运行环境，提高验证结果的准确度。
附图说明
[0031]图1为本专利技术实施例1的基于BFM的仿真系统的模块示意图。
[0032]图2为本专利技术实施例1的仿真系统的应用示意图。
[0033]图3为本专利技术实施例1的基于BFM的仿真系统的架构示意图。
[0034]图4为本专利技术实施例2的基于BFM的仿真系统的验证方法的流程图。
[0035]图5为本专利技术实施例2的基于BFM的仿真系统的验证方法的仿真流程图。
[0036]图6为本专利技术实施例3的电子设备的硬件结构示意图。
具体实施方式
[0037]下面通过实施例的方式进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。
[0038]实施例1
[0039]如图1所示，本实施例提供一种基于BFM的仿真系统，该仿真系统包括：编译模块110、BFM模块120和待验证模块130，BFM模块120和待验证模块130建立于FPGA验证平台；
[0040]编译模块110，用于编辑验证芯片内存储的待验证代码所需的测试任务，并将测试任务编译成测试指令；
[0041]BFM模块120，用于读取测试指令，并根据测试指令生成测试向量后，将测试向量发送至待验证模块130；
[0042]待验证模块130，用于基于接收到的测试向量对待验证代码进行验证，生成验证结果。
[0043]其中，BFM模块120与待验证模块13本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于BFM的仿真系统，其特征在于，所述仿真系统包括：编译模块、BFM模块和待验证模块，所述BFM模块和所述待验证模块建立于FPGA验证平台；所述编译模块，用于编辑验证芯片内存储的待验证代码所需的测试任务，并将所述测试任务编译成测试指令；所述BFM模块，用于读取所述测试指令，并根据所述测试指令生成测试向量后，将所述测试向量发送至所述待验证模块；所述待验证模块，用于基于接收到的所述测试向量对所述待验证代码进行验证，生成验证结果。2.如权利要求1所述的基于BFM的仿真系统，其特征在于，所述待验证模块包括多个待验证单元，所述编译模块包括指令设置单元、任务设置单元和代码划分单元；所述指令设置单元，用于根据预设语言编写原始指令；所述任务设置单元，用于根据所述原始指令设置用于验证所述待验证代码的验证任务；所述代码划分单元，用于将所述待验证代码划分为多个子代码，将每个所述子代码分别存储于所述待验证单元。3.如权利要求1所述的基于BFM的仿真系统，其特征在于，所述仿真系统还包括：至少一个存储模块，所述存储模块与所述BFM模块通信连接，所述存储模块与所述待验证模块通信连接；所述存储模块，用于对待验证代码进行验证过程生成的目标数据进行存储。4.如权利要求3所述的基于BFM的仿真系统，其特征在于，所述待验证模块，还用于将所述验证结果发送至所述BFM模块；所述BFM模块，还用于对所述验证结果进行解析后，存储于所述存储模块。5.如权利要求1所述的基于BFM的仿真系统，其特征在于，所述BFM模块包括控制单元和至少一个BFM单元，所述控制单元和...

【专利技术属性】
技术研发人员：朱怀宇，冯雪，王佳承，吴艺璇，裴宇森，高炳华，王炜瑟，王靖雯，何允灵，李铁明，张利民，冯懿，颜林峰，许威海，
申请(专利权)人：国核自仪系统工程有限公司，
类型：发明
国别省市：