栅极驱动电路、驱动方法及显示面板技术

本申请公开了一种栅极驱动电路、驱动方法及显示面板，该栅极驱动电路包括上拉控制模块、上拉模块、下拉控制模块、下拉模块以及稳压模块，通过稳压模块与下拉节点、上拉控制模块连接，不仅可以降低下拉节点处于高电位状态下的漏电流以稳定下拉节点的高电位，还可以保持下拉节点处于低电位状态下的电平以稳定下拉节点的低电位。节点的低电位。节点的低电位。

【技术实现步骤摘要】
栅极驱动电路、驱动方法及显示面板


[0001]本申请涉及显示
，具体涉及一种栅极驱动电路、驱动方法及显示面板。

技术介绍

[0002]在栅极驱动电路中，上拉控制模块的输出端与上拉模块的控制端连接并形成上拉节点，下拉控制模块的输出端与下拉模块的控制端连接并形成下拉节点，上拉节点、下拉节点中至少一个的电位不稳定均会降低工作的可靠性。

技术实现思路

[0003]本申请提供一种栅极驱动电路、驱动方法及显示面板，以缓解下拉节点的电位稳定性较差的技术问题。
[0004]第一方面，本申请提供一种栅极驱动电路，该栅极驱动电路包括上拉控制模块、上拉模块、下拉控制模块、下拉模块以及稳压模块，上拉控制模块与上拉节点连接，用于控制上拉节点的电位；上拉模块与上拉节点连接，用于根据上拉节点的电位输出驱动信号；下拉控制模块与下拉节点、上拉控制模块连接，用于控制下拉节点的电位；下拉模块与下拉节点、上拉模块连接，用于根据下拉节点的电位输出驱动信号；稳压模块与下拉节点、上拉控制模块连接，用于降低下拉节点处于高电位状态下的漏电流和保持下拉节点处于低电位状态下的电平。
[0005]在其中一些实施方式中，稳压模块包括漏电控制单元和第一稳压单元，漏电控制单元与下拉节点连接，响应于下拉节点处于高电位状态而输出降低漏电流的触发信号；第一稳压单元与漏电控制单元、下拉节点连接，用于根据触发信号降低下拉节点的漏电流，以及响应于上拉节点的高电位、下拉节点的低电位而下拉下拉节点的电位。
[0006]在其中一些实施方式中，漏电控制单元包括第一晶体管，第一晶体管的源极/漏极中的一个与高电位线连接，第一晶体管的栅极与下拉节点连接，第一晶体管的源极/漏极中的另一个与第一节点连接。
[0007]在其中一些实施方式中，第一稳压单元包括第二晶体管和第三晶体管，第二晶体管的源极/漏极中的一个与下拉节点连接，第二晶体管的源极/漏极中的另一个与第一晶体管的源极/漏极中的另一个、第一节点连接，第二晶体管的栅极与第一驱动线连接；第三晶体管的源极/漏极中的一个与第二晶体管的源极/漏极中的另一个连接，第三晶体管的源极/漏极中的另一个与第一低电位线连接，第三晶体管的栅极与第一驱动线连接。
[0008]在其中一些实施方式中，稳压模块还包括第二稳压单元，第二稳压单元与下拉节点、上拉节点、第一节点以及第一低电位线连接，用于根据触发信号降低下拉节点的漏电流，以及响应于上拉节点的高电位、第一节点的低电位而下拉下拉节点的电位。
[0009]在其中一些实施方式中，第二稳压单元包括第四晶体管和第五晶体管，第四晶体管的源极/漏极中的一个与下拉节点连接，第四晶体管的源极/漏极中的另一个与第一节点连接，第四晶体管的栅极与上拉节点连接；第五晶体管的源极/漏极中的一个与第四晶体管
的源极/漏极中的另一个连接，第五晶体管的源极/漏极中的另一个与第一低电位线连接，第五晶体管的栅极与第四晶体管的栅极连接。
[0010]在其中一些实施方式中，上拉控制模块包括第六晶体管和第七晶体管，第六晶体管的源极/漏极中的一个与高电位线连接，第六晶体管的栅极与第一驱动线连接；第七晶体管的源极/漏极中的一个与第六晶体管的源极/漏极中的另一个连接，第七晶体管的源极/漏极中的另一个与上拉节点连接，第七晶体管的栅极与第六晶体管的栅极连接。
[0011]在其中一些实施方式中，上拉控制模块还包括第八晶体管、第九晶体管、第十晶体管、第一电容、第十一晶体管以及第十二晶体管，第八晶体管的源极/漏极中的一个与上拉模块的输入端、高电位线连接，第八晶体管的栅极与上拉节点、上拉模块的控制端连接；第九晶体管的源极/漏极中的一个与上拉节点连接，第九晶体管的源极/漏极中的另一个与第八晶体管的源极/漏极中的另一个连接，第九晶体管的栅极与第二驱动线连接；第十晶体管的源极/漏极中的一个与第九晶体管的源极/漏极中的另一个连接，第十晶体管的源极/漏极中的另一个与第一低电位线连接，第十晶体管的栅极与第九晶体管的栅极连接；第一电容的一端与上拉节点连接，第一电容的另一端与上拉模块的输出端、下拉模块的输出端连接；第十一晶体管的源极/漏极中的一个与上拉节点连接，第十一晶体管的源极/漏极中的另一个与第八晶体管的源极/漏极中的另一个连接，第十一晶体管的栅极与下拉节点连接；第十二晶体管的源极/漏极中的一个与第十一晶体管的源极/漏极中的另一个连接，第十二晶体管的源极/漏极中的另一个与第一低电位线连接，第十二晶体管的栅极与第十一晶体管的栅极连接。
[0012]在其中一些实施方式中，下拉控制模块包括第十三晶体管、第二电容以及第十四晶体管，第十三晶体管的源极/漏极中的一个与第二驱动线连接，第十三晶体管的栅极与级传线连接；第二电容的一端与第十三晶体管的源极/漏极中的另一个连接；第十四晶体管的源极/漏极中的一个与第二电容的另一端、高电位线连接，第十四晶体管的栅极与第十三晶体管的源极/漏极中的另一个连接，第十四晶体管的源极/漏极中的另一个与下拉节点、下拉模块的控制端连接，下拉模块的输入端与第一低电位线或者第二低电位线连接。
[0013]第二方面，本申请提供一种显示面板，该显示面板包括上述至少一实施方式中的栅极驱动电路。
[0014]第三方面，本申请提供一种驱动方法，驱动方法应用于上述至少一实施方式中的栅极驱动电路，驱动方法包括：上拉控制模块根据第一驱动信号控制上拉节点的电位；下拉控制模块根据第二驱动信号、级传信号控制下拉节点的电位；稳压模块根据第一驱动信号、上拉节点的电位降低下拉节点处于高电位状态下的漏电流和保持下拉节点处于低电位状态下的电平；上拉模块根据上拉节点的电位拉高并维持驱动信号的电位；下拉模块根据下拉节点的电位拉低并维持驱动信号的电位。
[0015]在其中一些实施方式中，驱动方法还包括：扫描控制驱动器生成第一驱动信号的上升沿于第一时刻；扫描控制驱动器生成级传信号的第一个上升沿于第一时间范围；扫描控制驱动器构造第一时刻位于第一时间范围内。
[0016]在其中一些实施方式中，驱动方法还包括：扫描控制驱动器生成第二驱动信号的上升沿于第二时刻，第二时刻在一帧中晚于第一时刻且位于第一时间范围之外；扫描控制驱动器生成级传信号的第二个上升沿于第二时刻。
[0017]在其中一些实施方式中，驱动方法还包括：栅极驱动电路构造驱动信号的上升沿于第一时间范围内；栅极驱动电路构造驱动信号的下降沿于第二时刻。
[0018]本申请提供的栅极驱动电路、驱动方法及显示面板，通过稳压模块与下拉节点、上拉控制模块连接，不仅可以降低下拉节点处于高电位状态下的漏电流以稳定下拉节点的高电位，还可以保持下拉节点处于低电位状态下的电平以稳定下拉节点的低电位，提高了下拉节点的电位稳定性，也提高了工作的可靠性。
[0019]又，稳压模块可以在对应状况下起到两种不同的作用，能够以较少的硬件实现多种功能，简化了栅极驱动电路的架构，也减少了显示面板的边框占用空间。
附图说明
[0020]下面结合附图，通过对本申请的具体实施方式详细本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括：上拉控制模块，所述上拉控制模块与上拉节点连接，用于控制所述上拉节点的电位；上拉模块，所述上拉模块与所述上拉节点连接，用于根据所述上拉节点的电位输出驱动信号；下拉控制模块，所述下拉控制模块与下拉节点、所述上拉控制模块连接，用于控制所述下拉节点的电位；下拉模块，所述下拉模块与所述下拉节点、所述上拉模块连接，用于根据所述下拉节点的电位输出所述驱动信号；以及稳压模块，所述稳压模块与所述下拉节点、所述上拉控制模块连接，用于降低所述下拉节点处于高电位状态下的漏电流和保持所述下拉节点处于低电位状态下的电平。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述稳压模块包括：漏电控制单元，所述漏电控制单元与所述下拉节点连接，响应于所述下拉节点处于高电位状态而输出降低漏电流的触发信号；和第一稳压单元，所述第一稳压单元与所述漏电控制单元、所述下拉节点连接，用于根据所述触发信号降低所述下拉节点的漏电流，以及响应于所述上拉节点的高电位、所述下拉节点的低电位而下拉所述下拉节点的电位。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述漏电控制单元包括第一晶体管，所述第一晶体管的源极/漏极中的一个与高电位线连接，所述第一晶体管的栅极与所述下拉节点连接，所述第一晶体管的源极/漏极中的另一个与第一节点连接。4.根据权利要求3所述的栅极驱动电路，其特征在于，所述第一稳压单元包括：第二晶体管，所述第二晶体管的源极/漏极中的一个与所述下拉节点连接，所述第二晶体管的源极/漏极中的另一个与所述第一晶体管的源极/漏极中的另一个、所述第一节点连接，所述第二晶体管的栅极与第一驱动线连接；和第三晶体管，所述第三晶体管的源极/漏极中的一个与所述第二晶体管的源极/漏极中的另一个连接，所述第三晶体管的源极/漏极中的另一个与第一低电位线连接，所述第三晶体管的栅极与所述第一驱动线连接。5.根据权利要求4所述的栅极驱动电路，其特征在于，所述稳压模块还包括第二稳压单元，所述第二稳压单元与所述下拉节点、所述上拉节点、所述第一节点以及所述第一低电位线连接，用于根据所述触发信号降低所述下拉节点的漏电流，以及响应于所述上拉节点的高电位、所述第一节点的低电位而下拉所述下拉节点的电位。6.根据权利要求5所述的栅极驱动电路，其特征在于，所述第二稳压单元包括：第四晶体管，所述第四晶体管的源极/漏极中的一个与所述下拉节点连接，所述第四晶体管的源极/漏极中的另一个与所述第一节点连接，所述第四晶体管的栅极与所述上拉节点连接；和第五晶体管，所述第五晶体管的源极/漏极中的一个与所述第四晶体管的源极/漏极中的另一个连接，所述第五晶体管的源极/漏极中的另一个与所述第一低电位线连接，所述第五晶体管的栅极与所述第四晶体管的栅极连接。7.根据权利要求4所述的栅极驱动电路，其特征在于，所述上拉控制模块包括：第六晶体管，所述第六晶体管的源极/漏极中的一个与所述高电位线连接，所述第六晶
体管的栅极与所述第一驱动线连接；和第七晶体管，所述第七晶体管的源极/漏极中的一个与所述第六晶体管的源极/漏极中的另一个连接，所述第七晶体管的源极/漏极中的另一个与所述上拉节点连接，所述第七晶体管的栅极与所述第六晶体管的栅极连接。8.根据权利要求7所述的栅极驱动电路，其特征在于，所述上拉控制模块还包括：第八晶体管，所述第八晶体管的源...

【专利技术属性】
技术研发人员：乔振洋，张留旗，韩佰祥，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：