本发明专利技术涉及网络通信领域，具体公开了一种ZYNQ系统及虚拟MAC实现方法，所述ZYNQ系统包括FPGA芯片、ARM处理器、DDR存储器及多个PHY收发器；多个所述PHY收发器，用于发送和接收数据包，并与FPGA芯片进行交互；所述DDR存储器，规划有读缓存区域和写缓存区域；所述ARM处理器，包含虚拟MAC模块和内核协议栈，在接收数据包时，虚拟MAC模块读取FPGA芯片的信息记录，从DDR存储器的读缓存区域拷贝数据包，并送往内核协议栈；在发送数据包时，内核协议栈主动下发数据包，虚拟MAC模块将数据包拷贝到DDR存储区内的写缓存区域，并将数据包的信息写入到FPGA芯片；本发明专利技术能够通过FPGA芯片与ARM处理器的协作，以低成本的方式实现了高效、稳定的MAC处理链路，整个系统的可移植性高，可维护性强。强。强。
【技术实现步骤摘要】
一种ZYNQ系统及虚拟MAC实现方法
[0001]本专利技术涉及网络通信领域，尤其涉及一种ZYNQ系统及虚拟MAC实现方法。
技术介绍
[0002]在广电前端设备中，经常使用千兆以太网作为整个系统的传输流交互方式，且单个设备至少会配置一个管理口和一个数据口，但随着技术的不断进步以及客户要求的不断提高，设备数据网口带宽日益增加，所以我们需要有一种方式来增加设备的传输带宽。
[0003]现有方式一是将网口升级为万兆以太网，但这就需要客户支持万兆，且设备成本提高，限制较大。
[0004]现有方式二是增加一个甚至多个千兆网口，用于传输数据。但一般的处理芯片只有两个硬核MAC，即只能外接两个PHY芯片，若想接入更多的PHY，需要支付昂贵的费用购买第三方的MAC驱动模块，大大提高了开发成本，且购买的驱动模块功能单一，无法根据使用场景修改底层代码，不利于后期维护。
技术实现思路
[0005]针对上述存在的开发成本高、限制大及不利于后期维护的问题，本专利技术提供了一种ZYNQ系统及虚拟MAC实现方法，能够通过FPGA芯片与ARM处理器的协作，以低成本的方式实现了高效、稳定的MAC处理链路，整个系统的可移植性高，可维护性强。
[0006]为了解决上述技术问题，本专利技术提供的具体方案如下：
[0007]本申请实施例提供了一种ZYNQ系统，所述ZYNQ系统包括FPGA芯片、ARM处理器、DDR存储器及多个PHY收发器；
[0008]多个所述PHY收发器，用于发送和接收数据包，并与FPGA芯片进行交互；
[0009]所述DDR存储器，规划有读缓存区域和写缓存区域；
[0010]所述FPGA芯片，将接收到的数据包进行缓存和信息记录，并将数据包写入到DDR存储器的读缓存区域，以及从DDR存储器上的写缓存区域中读取数据包，并发送给PHY收发器；
[0011]所述ARM处理器，包含虚拟MAC模块和内核协议栈，在接收数据包时，虚拟MAC模块读取FPGA芯片的信息记录，从DDR存储器的读缓存区域拷贝数据包，并送往内核协议栈；在发送数据包时，内核协议栈主动下发数据包，虚拟MAC模块将数据包拷贝到DDR存储区内的写缓存区域，并将数据包的信息写入到FPGA芯片。
[0012]在一些实施方案中，所述DDR存储器，规划有读缓存区域和写缓存区域，包括：
[0013]所述DDR存储器，根据PHY接收器的数量，规划有每个PHY接收器的读缓存区域和写缓存区域，每个PHY接收器的读缓存区域和写缓存区域之间不能有交叉，每个PHY接收器之间区域也不能有交叉，确保读取数据包和写入数据包的准确性。
[0014]在一些实施方案中，所述FPGA芯片包括RX接收端、TX发送端和寄存器；
[0015]所述RX接收端，用于将接收到的数据包缓存在内部的数据RAM中，并将数据包的信息记录在内部的信息RAM中；
[0016]所述TX发送端，用于将待发送的数据包的信息记录在内部的信息RAM中，以及将待发送的数据包缓存在内部的数据RAM中；
[0017]所述寄存器，用于暂存RX接收端内部的信息RAM和TX发送端内部的信息RAM的信息，便于虚拟MAC模块根据RX接收端内部的信息RAM从DDR存储器上对应的的读缓存区域拷贝数据包，以及便于FPGA芯片根据TX接收端内部的信息RAM从DDR存储器上对应的写缓存区域中读取数据包。
[0018]在一些实施方案中，所述在接收数据包时，虚拟MAC模块读取FPGA芯片的信息记录，从DDR存储器的读缓存区域拷贝数据包，并送往内核协议栈，包括：
[0019]所述在接收数据包时，虚拟MAC模块通过寄存器读取RX接收端内部的信息RAM的信息，从DDR存储器的读缓存区域拷贝数据包，并送往内核协议栈。
[0020]在一些实施方案中，所述在发送数据包时，内核协议栈主动下发数据包，虚拟MAC模块将数据包拷贝到DDR存储区内的写缓存区域，并将数据包的信息写入到FPGA芯片，包括：
[0021]所述在发送数据包时，内核协议栈主动下发数据包，虚拟MAC模块将数据包拷贝到DDR存储区内的写缓存区域，并通过寄存器将数据包的信息写入到FPGA芯片的TX发送端内部的信息RAM中。
[0022]本申请实施例还提供了一种虚拟MAC实现方法，应用上述任一项所述的ZYNQ系统，所述方法包括：
[0023]虚拟MAC模块的初始化；
[0024]虚拟MAC模块对数据包的接收；
[0025]虚拟MAC模块对数据包的发送。
[0026]在一些实施方案中，所述虚拟MAC模块的初始化，包括：
[0027]虚拟MAC模块通过AXI_CPU总线与FPGA芯片进行交互；
[0028]虚拟MAC模块解析设备树，通过内核函数将AXI_CPU总线地址映射到内核的虚拟地址空间上，并返回对应虚拟地址；
[0029]通过内核函数将DDR存储器地址映射到内核的虚拟地址空间上，并返回对应虚拟地址。
[0030]在一些实施方案中，所述虚拟MAC模块对数据包的接收，包括：
[0031]FPGA芯片触发硬中断唤醒虚拟MAC模块，虚拟MAC模块读取FPGA芯片的信息记录，从DDR存储器的读缓存区域拷贝数据包，并送往内核协议栈。
[0032]在一些实施方案中，所述FPGA芯片触发硬中断唤醒虚拟MAC模块，虚拟MAC模块读取FPGA芯片的信息记录，从DDR存储器的读缓存区域拷贝数据包，并送往内核协议栈，包括：
[0033]所述FPGA芯片触发硬中断唤醒虚拟MAC模块，虚拟MAC模块读取FPGA芯片的信息记录，从DDR存储器的读缓存区域拷贝数据包，对当前数据包进行CRC校验，若数据异常，则丢弃并记录，若数据正常，则将数据包封装成socket buffer格式，并送往内核协议栈。
[0034]在一些实施方案中，所述虚拟MAC模块对数据包的发送，包括：
[0035]内核协议栈主动下发数据包，虚拟MAC模块将数据包拷贝到DDR存储区内的写缓存区域，并将数据包的信息写入到FPGA芯片。
[0036]与现有技术相比，本专利技术的有益效果在于：本专利技术提供的一种ZYNQ系统及虚拟MAC
实现方法，所述ZYNQ系统包括FPGA芯片、ARM处理器、DDR存储器及多个PHY收发器，ARM处理器包括虚拟MAC模块和内核协议栈，通过FPGA芯片与ARM处理器的协作，以低成本的方式实现了高效、稳定的MAC处理链路，整个系统的可移植性高，可维护性强。
附图说明
[0037]图1为本专利技术实施例中提供的ZYNQ系统示意图；
[0038]图2为本专利技术实施例中提供的虚拟MAC模块的初始化流程图；
[0039]图3为本专利技术实施例中提供的虚拟MAC模块对数据包的接收流程图；
[0040]图4为本专利技术实施例中提供的虚拟MAC模块对数据包的发送流程图。
具体实施方式
[0041]为使本专利技术实施方式的目本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种ZYNQ系统，其特征在于，所述ZYNQ系统包括FPGA芯片、ARM处理器、DDR存储器及多个PHY收发器；多个所述PHY收发器，用于发送和接收数据包，并与FPGA芯片进行交互；所述DDR存储器，规划有读缓存区域和写缓存区域；所述FPGA芯片，将接收到的数据包进行缓存和信息记录，并将数据包写入到DDR存储器的读缓存区域，以及从DDR存储器上的写缓存区域中读取数据包，并发送给PHY收发器；所述ARM处理器，包含虚拟MAC模块和内核协议栈，在接收数据包时，虚拟MAC模块读取FPGA芯片的信息记录，从DDR存储器的读缓存区域拷贝数据包，并送往内核协议栈；在发送数据包时，内核协议栈主动下发数据包，虚拟MAC模块将数据包拷贝到DDR存储区内的写缓存区域，并将数据包的信息写入到FPGA芯片。2.根据权利要求1所述的ZYNQ系统，其特征在于，所述DDR存储器，规划有读缓存区域和写缓存区域，包括：所述DDR存储器，根据PHY接收器的数量，规划有每个PHY接收器的读缓存区域和写缓存区域。3.根据权利要求1所述的ZYNQ系统，其特征在于，所述FPGA芯片包括RX接收端、TX发送端和寄存器；所述RX接收端，用于将接收到的数据包缓存在内部的数据RAM中，并将数据包的信息记录在内部的信息RAM中；所述TX发送端，用于将待发送的数据包的信息记录在内部的信息RAM中，以及将待发送的数据包缓存在内部的数据RAM中；所述寄存器，用于暂存RX接收端内部的信息RAM和TX发送端内部的信息RAM的信息。4.根据权利要求3所述的ZYNQ系统，其特征在于，所述在接收数据包时，虚拟MAC模块读取FPGA芯片的信息记录，从DDR存储器的读缓存区域拷贝数据包，并送往内核协议栈，包括：所述在接收数据包时，虚拟MAC模块通过寄存器读取RX接收端内部的信息RAM的信息，从DDR存储器的读缓存区域拷贝数据包，并送往内核协议栈。5.根据权利要求3所述的ZYNQ系统，其特征在于，所述在发送数据包时，内核协议栈主动下发数据包，虚拟MAC模块将数据包拷贝到DDR存...
【专利技术属性】
技术研发人员：程凤华，邹伟华，黄化吉，陈佳聪，李伟，
申请(专利权)人：伟乐视讯科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。