一种信号调制电路及数字信号传输系统技术方案

本发明专利技术涉及信号调制电路技术领域，具体涉及一种信号调制电路及数字信号传输系统，包括沿信号传输方向依次设置的延时模块、时钟调制模块和与门模块；所述延时模块用于根据所述信号调制电路接收到的原始信号生成延时信号；所述时钟调制模块用于根据所述延时信号生成中间调制信号；所述与门模块分别连接所述延时模块和所述时钟调制模块，所述与门模块用于根据所述延时信号和所述中间调制信号生成发射调制信号。有益效果在于：通过引入延时模块，在生成时钟信号之前通过在信号中添加延时使得最终输出的调制信号不会出现现有技术中的高电平窄脉宽小于信号传输系统带宽的问题，以此来避免脉宽失真的问题。避免脉宽失真的问题。避免脉宽失真的问题。

【技术实现步骤摘要】
一种信号调制电路及数字信号传输系统


[0001]本专利技术涉及信号调制电路
，具体涉及一种信号调制电路及数字信号传输系统。

技术介绍

[0002]信号调制电路，是一种应用于通信系统中的信号处理电路。在通信系统中，受限于传输介质、发射方式等因素影响，通常需要将相对低频的原始信号通过信号调制电路进行处理得到调制信号，从而降低传输过程中造成的信号损耗。
[0003]现有技术中，已存在有较多的在数字通信系统中的信号调制电路的方案。如图1所示，图1是一种较为典型的信号调制电路，其具有一个振荡发生器Q1和与门Q2，其中，振荡发生器Q1在输入信号的驱动下发送特定的时钟信号CLK作为输出，与门Q2根据输入信号和时钟信号CLK共同决定输出的调制信号MOD。通过设置振荡频率较高的振荡发生器Q1来实现对信号的调制过程，随后通过后级的信号传输系统传输到接收侧。
[0004]但是，在实际实施过程中，专利技术人发现，上述信号调制电路在如图2所示的情况下，输入信号的下降沿在t1处，则输出的调制信号的输出脉宽tp1小于信号传输系统整体的带宽te，此时信号传输系统的输出信号SIG会丢失调制信号MOD的最后一个下降沿，导致接收侧解调得到的OUT输出信号出错。针对这一问题，现有技术中存在有窄脉宽展宽技术，用于在信号传输系统中将最后一个下降沿的窄脉宽展宽至带宽te的大小，使得信号传输系统能够正常响应。但是，该方案会使得信号的宽度发生变化，引起脉宽失真问题。

技术实现思路

[0005]针对现有技术中存在的上述问题，现提供一种信号调制电路；另一方面，还提供一种应用该信号调制电路的数字信号传输系统。
[0006]具体技术方案如下：
[0007]一种信号调制电路，包括沿信号传输方向依次设置的延时模块、时钟调制模块和与门模块；
[0008]所述延时模块用于根据所述信号调制电路接收到的原始信号生成延时信号；
[0009]所述时钟调制模块用于根据所述延时信号生成中间调制信号；
[0010]所述与门模块分别连接所述延时模块和所述时钟调制模块，所述与门模块用于根据所述延时信号和所述中间调制信号生成发射调制信号。
[0011]另一方面，所述时钟调制模块包括：
[0012]时钟发生模块，所述时钟发生模块的输入端为所述时钟调制模块的第一输入端；
[0013]所述时钟发生模块根据所述延时信号生成时钟信号；
[0014]判决电路，所述判决电路的第一输入端连接所述时钟发生模块的输出端，所述判决电路的第二输入端为所述时钟调制模块的第二输入端，所述时钟调制模块的第二输入端用于接收所述原始信号；
[0015]所述判决电路根据所述原始信号和所述时钟信号生成所述中间调制信号。
[0016]另一方面，所述时钟发生模块包括振荡器，所述振荡器的使能引脚连接所述时钟发生模块的输入端，以在所述延时信号的控制下生成所述时钟信号；
[0017]所述时钟信号的低电平脉宽的宽度小于所述延时信号与所述原始信号之间相位差的二分之一。
[0018]另一方面，所述判决电路包括：
[0019]反向模块，所述反向模块的第一输入端连接所述判决电路的第一输入端，所述反向模块的第二输入端连接所述判决电路的第二输入端；
[0020]RS触发器，所述RS触发器的设置端连接所述反向模块的第一输出端，所述RS触发器的复位端连接所述反向模块的第二输出端，所述RS触发器的输出端连接所述判决电路的输出端。
[0021]另一方面，所述反向模块包括：
[0022]第一反相器，所述第一反相器的输入端连接所述反向模块的第一输入端，所述第一反相器的输出端连接所述反向模块的第一输出端；
[0023]第二反相器，所述第二反相器的输入端连接所述反向模块的第一输入端，所述第二反相器的输出端连接所述反向模块的第二输出端。
[0024]另一方面，所述RS触发器包括第一与门和第二与门；
[0025]所述第一与门的第一输入端连接所述RS触发器的第一输入端，所述第一与门的输出端为所述RS触发器的输出端，所述第一与门的输出端连接所述第二与门的第一输入端；
[0026]所述第二与门的第二输入端连接RS触发器的第二输入端，所述第二与门的输出端连接所述第一与门的第二输入端。
[0027]一种数字信号传输系统，用于实施上述的信号调制电路，包括：
[0028]发射模块，所述发射模块中设置有所述信号调制电路，所述发射模块接收原始信号并通过所述信号调制电路生成发射调制信号；
[0029]接收模块，所述接收模块通过信号传输系统连接至所述发射模块，以接收所述发射调制信号；
[0030]所述接收模块中设置有信号解调电路，所述信号解调电路对所述发射调制信号解调以获得对应于所述原始信号的解调信号。
[0031]另一方面，信号传输系统的带宽小于信号调制电路中的延时时长的一半。
[0032]上述技术方案具有如下优点或有益效果：通过引入延时模块，在生成时钟信号之前通过在信号中添加延时使得最终输出的调制信号不会出现现有技术中的高电平窄脉宽小于信号传输系统带宽的问题，以此来避免现有技术中的信号传输系统会因为窄脉宽导致触发错误的问题。
附图说明
[0033]参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。
[0034]图1为现有技术中的信号调制电路示意图；
[0035]图2为现有技术中的信号传输系统时序图；
[0036]图3为本专利技术实施例中的原理框图；
[0037]图4为本专利技术实施例中的信号示意图；
[0038]图5为本专利技术另一实施例中的信号示意图；
[0039]图6为本专利技术另一实施例中的信号示意图；
[0040]图7为本专利技术另一实施例中的信号示意图；
[0041]图8为本专利技术实施例中数字信号传输系统示意图。
具体实施方式
[0042]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0043]需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。
[0044]下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。
[0045]本专利技术包括：
[0046]一种信号调制电路，如图3所示，包括沿信号传输方向依次设置的延时模块Delay、时钟调制模块和与门模块；
[0047]延时模块Delay用于根据信号调制电路接收到的原始信号IN生成延时信号IN_delay；
[0048]时钟调制模块mo用于根据延时信号IN_delay生成中间调制信号CLK_O；
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号调制电路，其特征在于，包括沿信号传输方向依次设置的延时模块、时钟调制模块和与门模块；所述延时模块用于根据所述信号调制电路接收到的原始信号生成延时信号；所述时钟调制模块用于根据所述延时信号生成中间调制信号；所述与门模块分别连接所述延时模块和所述时钟调制模块，所述与门模块用于根据所述延时信号和所述中间调制信号生成发射调制信号。2.根据权利要求1所述的信号调制电路，其特征在于，所述时钟调制模块包括：时钟发生模块，所述时钟发生模块的输入端为所述时钟调制模块的第一输入端；所述时钟发生模块根据所述延时信号生成时钟信号；判决电路，所述判决电路的第一输入端连接所述时钟发生模块的输出端，所述判决电路的第二输入端为所述时钟调制模块的第二输入端，所述时钟调制模块的第二输入端用于接收所述原始信号；所述判决电路根据所述原始信号和所述时钟信号生成所述中间调制信号。3.根据权利要求2所述的信号调制电路，其特征在于，所述时钟发生模块包括振荡器，所述振荡器的使能引脚连接所述时钟发生模块的输入端，以在所述延时信号的控制下生成所述时钟信号。4.根据权利要求2所述的信号调制电路，其特征在于，所述判决电路包括：反向模块，所述反向模块的第一输入端连接所述判决电路的第一输入端，所述反向模块的第二输入端连接所述判决电路的第二输入端；RS触发器，所述RS触发器的设置端连接所述反向模块的第一输出端，所述RS触发器的复位端连接所述反向模块的第二输出端，所述RS触发器...

【专利技术属性】
技术研发人员：张仁富，
申请(专利权)人：荣湃半导体上海有限公司，
类型：发明
国别省市：