一种快速实现可变cacheline切换的方法技术

本发明专利技术提出了一种快速实现可变cacheline切换的方法，解决了常规cache设计会有低局部性(如控制逻辑)和高局部性(如数据流逻辑)混合的情况，以致访问效率降低的问题，其主要技术方案包括：S1、以cache原有cacheline大小为基准单位，合并连续基准cacheline形成新的cacheline，大小记作Xn档，表示该档cacheline为n个基准cacheline大小，n最小为1，最大至包括cache中所有基准cacheline；S2、cache内以基准cacheline大小对应的tag标志均保留，未命中时X1档只更新替换一个基准cacheline，而Xn档更新替换n个基准cacheline；即Xn档的切换通过沿用放大原有替换逻辑处理单位，从替换1个变为替换n个基准cacheline；S3、Xn档切换通过配置接口设置切换控制寄存器，内部切换选择逻辑均受该寄存器控制动作，切换过程在任意cache请求处理间隙。请求处理间隙。请求处理间隙。

【技术实现步骤摘要】
一种快速实现可变cacheline切换的方法


[0001]本专利技术涉及cache设计
，尤其涉及一种快速实现可变cacheline切换的方法。

技术介绍

[0002]Cache设计用于改善提高数据访存效率，其理论基础是数据空间(刚使用过的数据附近连续数据近期可能被使用)、时间连续性(刚使用过的数据近期可能再次使用)，在请求端和存储间插入cache设计，根据局部性设计算法从大容量存储中(访问速度慢，数十到数百周期响应一次请求，常见如DDR)选择复制一部分数据到cache中的小容量存储中(访问速度快，数个周期响应一次请求，如sram)，某次请求数据如果正好cache中有则可以快速响应，反之再从大存储中取，理论上请求局部性越好数据响应速率越接cache小存储的响应效率，从而获得访存效率的极大提升。
[0003]cache设计大致原理说明：首先将整个ddr按更小的连续数据单位(记作cacheline)分块，每个cacheline保存对应地址的特定有效部分作为cacheline区别其它cacheline的唯一标识(记作tag)，整个cac本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种快速实现可变cacheline切换的方法，其特征在于包括如下步骤：S1、以cache原有cacheline大小为基准单位，合并连续基准cacheline形成新的cacheline，大小记作Xn档，表示该档cacheline为n个基准cacheline大小，n最小为1，最大至包括cache中所有基准cacheline；S2、cache内以基准cacheline大小对应的tag标志均保留，原cache处理请求等同为工作在X1档，在cache请求命中时，X1与Xn档保持一致，未命中时X1档只更新替换一个基准cacheline，Xn档的切换通过沿用放大原有替换逻辑处理单位，从替换1个变为替换n个基准cacheline；S3、Xn档切换通过配置接...

【专利技术属性】
技术研发人员：钱家祥，石小刚，黄光新，戴程，
申请(专利权)人：智绘微电子科技南京有限公司，
类型：发明
国别省市：