用于三元计算的存储装置制造方法及图纸

本申请公开了一种存储装置。所述存储装置包括一对存储单元、模数转换器及处理电路。所述一对存储单元具有第一存储单元及第二存储单元。所述模数转换器具有第一输入端及第二输入端，用以将位于所述第一输入端的第一数据信号及位于所述第二输入端的第二数据信号转换为数字输出，所述数字输出表示与所述一对存储单元所存储的特定状态相关的数据值。所述处理电路耦接于所述第一存储单元的存储节点、所述第二存储单元的存储节点及所述第一、第二输入端，用以根据所述第一存储单元所存储的第一数据及所述第二存储单元所存储的第二数据选择性地调整所述第一数据信号与所述第二数据信号。所述存储装置能够在任一对存储单元实现零状态，并具有低功耗。并具有低功耗。并具有低功耗。

【技术实现步骤摘要】
用于三元计算的存储装置


[0001]本申请涉及存储装置，尤其涉及一种用于三元计算的存储装置。

技术介绍

[0002]深度学习(deep learning)利用人工神经网络(artificial neural network)来训练机器，以模拟人脑的行为。通过训练的机器可以像人脑一样从大量数据中学习、对图像进行分类以及识别语音。卷积神经网络(convolutional neural network，CNN)是一种人工神经网络，已能成功应用于推荐系统(recommender system)、计算机视觉任务、图像/物体识别和自然语言处理(natural language processing)。卷积神经网络其中一个主要优点是它可以在不需要任何人工监督的情况下自动检测出重要特征。此外，卷积神经网络可以实现高精度和高计算效率。卷积神经网络可在存内计算系统(in
‑
memory computing system)上运行，以位线计算为基础来有效地执行算术运算，从而减少耗能的数据传输。这些优势使卷积神经网络受到各界的关注。
[0003]目前已有大量的硬件加速器(hardware accelerator)应用于各种机器学习模型。此外，因为近来在人工神经网络中算法的进展，三元存储器存储(ternary memory storage)变得越来越流行。由于基于三元存储器的系统为深度学习网络提供了较低的存储需求和更高的准确性，在卷积神经网络计算的领域中，正广泛地探索基于三元存储器的系统。

技术实现思路

>[0004]有鉴于此，本申请的实施例公开了一种用于三元计算的存储装置。
[0005]本申请的某些实施例公开了一种存储装置。所述存储装置包括一对存储单元、模数转换器及处理电路。所述一对存储单元具有第一存储单元及第二存储单元。所述模数转换器具有第一输入端及第二输入端，用以将位于所述第一输入端的第一数据信号及位于所述第二输入端的第二数据信号转换为数字输出，所述数字输出表示与所述一对存储单元所存储的特定状态相关的数据值。所述处理电路耦接于所述第一存储单元的存储节点、所述第二存储单元的存储节点及所述模数转换器的所述第一、第二输入端；所述处理电路用以根据所述第一存储单元的所述存储节点所存储的第一数据以及所述第二存储单元的所述存储节点所存储的第二数据，选择性地调整所述第一数据信号与所述第二数据信号。所述第一数据与所述第二数据联合象征所述一对存储单元中所存储的多个状态。
[0006]本申请的某些实施例公开了一种存储装置。所述存储装置包括一对存储单元、第一开关、第二开关、第三开关、第四开关及信号产生电路。所述一对存储单元具有第一存储单元及第二存储单元。所述第一开关由所述第一存储单元的存储节点所存储的第一数据所控制，用以选择性地将第一连接端耦接于参考信号。所述第二开关由所述第二存储单元的存储节点所存储的第二数据所控制，用以选择性地将第二连接端耦接于所述参考信号。所述第三开关在所述第一连接端与第一数据端之间选择性地导通。所述第四开关在所述第二
连接端与第二数据端之间选择性地导通。所述信号产生电路耦接于所述第一数据端与所述第二数据端，用以根据位于所述第一数据端的第一数据信号及位于所述第二数据端的第二数据信号产生输出信号。所述第一数据与所述第二数据联合象征所述一对存储单元中所存储的多个状态，以及所述输出信号表示与所述一对存储单元所存储的特定状态相关的数据值。
[0007]本申请的某些实施例公开了一种存储装置。所述存储装置包括一对存储单元、第一开关、第二开关、第三开关、第四开关及信号产生电路。所述一对存储单元具有第一存储单元及第二存储单元。所述第一存储单元的存储节点用以存储第一数据，以及所述第二存储单元的存储节点用以存储第二数据。所述第一开关由所述第一数据所控制，用以选择性地将第一连接端耦接于所述第二存储单元的互补存储节点。所述第二存储单元的所述互补存储节点用以存储所述第二数据的补数。所述第二开关由所述第一数据的补数所控制，用以选择性地将第二连接端耦接于所述第二存储单元的所述存储节点。所述第三开关在所述第一连接端与第一数据端之间选择性地导通。所述第四开关在所述第二连接端与第二数据端之间选择性地导通。所述信号产生电路耦接于所述第一数据端与所述第二数据端，用以根据位于所述第一数据端的第一数据信号及位于所述第二数据端的第二数据信号产生输出信号；所述第一数据与所述第二数据联合象征所述一对存储单元中所存储的多个状态，以及所述输出信号表示与所述一对存储单元所存储的特定状态相关的数据值。
[0008]通过本申请所公开的存储器架构与操作方案，存储装置可提供包括零状态的三种状态，其可用于存内计算或三元计算。本申请所公开的存储器架构可在无需关闭位于同一行的每一存储单元的情形下实现零状态。当应用于存内计算架构、深度神经网络或卷积神经网络时，本申请所公开的存储器架构不仅可在任一对存储单元实现零状态，也可达成低功耗的目标。
附图说明
[0009]图1是根据本申请某些实施例的存储装置的示意图。
[0010]图2是根据本申请某些实施例的图1所示的一对存储单元其相关电路的实施方式的示意图。
[0011]图3是根据本申请某些实施例的图2所示的处理电路的实施方式的示意图。
[0012]图4是根据本申请某些实施例的用于图3所示数字输出的真值表。
[0013]图5是根据本申请某些实施例的图2所示的处理电路的另一实施方式的示意图。
[0014]图6是根据本申请某些实施例的用于图5所示的数字输出的真值表。
[0015]图7是根据本申请某些实施例的用于操作存储装置的方法的流程图。
具体实施方式
[0016]以下披露内容公开了多种实施方式或例示，其能用以实现本申请内容的不同特征。下文所述的参数值、组件与配置的具体例子用以简化本申请内容。当可想见，这些叙述仅为例示，其本意并非用于限制本申请内容。举例来说，下文所述的参数值会随着给定的技术节点而不同。又例如，给定技术节点的参数值也可随着特定的应用或操作情境而变化。另外，本申请内容可能会在实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简
洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
[0017]此外，当可理解，若将一组件描述为与另一组件“连接(connected to)”或“耦接(coupled to)”，则两者可直接连接或耦接，或两者间可能出现其他中间(intervening)组件。
[0018]为了减少存储空间和计算复杂度，可采用二元神经算术存储器(binary neural arithmetic memory，BNAM)架构来训练具有二元滤波器权重(filter weight)的卷积神经网络。举例来说，权重值为+1的滤波器权重对应于沿正方向流动的电流，比如“+1”状态下的充电电流。权重值为
‑
1的滤波器权重对应于沿负方向流动的电流，比如
“‑
1”状本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储装置，其特征在于，包括：一对存储单元，具有第一存储单元及第二存储单元；模数转换器，具有第一输入端及第二输入端，用以将位于所述第一输入端的第一数据信号及位于所述第二输入端的第二数据信号转换为数字输出，所述数字输出表示与所述一对存储单元所存储的特定状态相关的数据值；以及处理电路，耦接于所述第一存储单元的存储节点、所述第二存储单元的存储节点及所述模数转换器的所述第一、第二输入端，所述处理电路用以根据所述第一存储单元的所述存储节点所存储的第一数据以及所述第二存储单元的所述存储节点所存储的第二数据，选择性地调整所述第一数据信号与所述第二数据信号，其中所述第一数据与所述第二数据联合象征所述一对存储单元中所存储的多个状态。2.根据权利要求1所述的存储装置，其特征在于，所述模数转换器还用以将所述第一输入端与所述第二输入端都各自预充电到预充电电平；在进行预充电后，所述处理电路用以根据所述第一数据及所述第二数据选择性地对所述第一输入端与所述第二输入端其中的一个进行放电。3.根据权利要求1所述的存储装置，其特征在于，所述模数转换器通过与参考电平相比，产生所述数字输出；当所述第一数据信号的信号电平小于所述参考电平，且所述第二数据信号的信号电平与所述参考电平没有实质差异时，所述模数转换器用以产生表示第一数据值的所述数字输出，其对应于正状态与负状态其中的一个；当所述第二数据信号的信号电平小于所述参考电平，且所述第一数据信号的信号电平与所述参考电平没有实质差异时，所述模数转换器用以产生表示第二数据值的所述数字输出，其对应于所述正状态与所述负状态其中的另一个；当所述第一数据信号及所述第二数据信号各自的信号电平与所述参考电平相比均不具有实质差异时，所述模数转换器用以产生表示第三数据值的所述数字输出，其对应于零状态。4.根据权利要求1所述的存储装置，其特征在于，所述模数转换器根据所述第一数据信号与所述第二数据信号两者之间的信号电平差而产生所述数字输出；当所述信号电平差小于阈值时，所述模数转换器用以产生表示第一数据值的所述数字输出，其对应于正状态与负状态其中的一个；当所述信号电平差大于所述阈值时，所述模数转换器用以产生表示第二数据值的所述数字输出，其对应于所述正状态与所述负状态其中的另一个；当所述信号电平差与所述阈值实质上相等时，所述模数转换器用以产生表示第三数据值的所述数字输出，其对应于零状态。5.根据权利要求1所述的存储装置，其特征在于，所述处理电路包括：第一开关，用以根据使能信号，选择性地将所述模数转换器的所述第一输入端耦接于第一连接端；第二开关，用以根据所述使能信号，选择性地将所述模数转换器的所述第二输入端耦接于第二连接端；以及开关电路，耦接于所述第一存储单元的所述存储节点及所述第二存储单元的所述存储节点，所述开关电路用以根据所述第一数据及所述第二数据，选择性地将所述第一连接端与所述第二连接端其中的一个耦接于预定电平。6.根据权利要求5所述的存储装置，其特征在于：
当所述第一开关导通，且所述开关电路通过设置而将所述第一连接端耦接于所述预定电平时，放电电流从所述模数转换器的所述第一输入端流入所述开关电路；以及当所述第二开关导通，且所述开关电路通过设置而将所述第二连接端耦接于所述预定电平时，放电电流从所述模数转换器的所述第二输入端流入所述开关电路。7.根据权利要求5所述的存储装置，其特征在于，当所述使能信号有效时，所述处理电路导通所述第一开关与所述第二开关。8.根据权利要求5所述的存储装置，其特征在于，所述开关电路包括：第三开关，由所述第一数据所控制，用以选择性地将所述第一连接端耦接于具有所述预定电平的参考信号；以及第四开关，由所述第二数据所控制，用以选择性地将所述第二连接端耦接于所述参考信号。9.根据权利要求5所述的存储装置，其特征在于，所述开关电路包括：第三开关，由所述第一数据所控制，用以选择性地将所述第一连接端耦接于所述第二存储单元的互补存储节点，其中所述第二存储单元的所述互补存储节点用以存储所述第二数据的补数；第四开关，由所述第一数据的补数所控制，用以选择性地将所述第二连接端耦接于所述第二存储单元的所述存储节点；当所述第一数据是逻辑高，且所述第二数据的补数是逻辑低时，所述第三开关被设置成将所述第一连接端耦接于所述第二存储单元的所述互补存储节点，其中所述第二存储单元的所述互补存储节点的信号电平作为所述预定电平；以及当所述第一数据的补数是逻辑低，且所述第二数据是逻辑低时，所述第四开关被设置成将所述第二连接端耦接于所述第二存储单元的所述存储节点，其中所述第二存储单元的所述存储节点的信号电平作为所述预定电平。10.根据权利要求1所述的存储装置，其特征在于，所述第一存储单元与所述第二存储单元耦接于所述存储装置中的同一字线。11.一种存储装置，其特征在...

【专利技术属性】
技术研发人员：邱志杰，林俊彦，陈志龙，
申请(专利权)人：英属维京群岛商烁星有限公司，
类型：发明
国别省市：