视频转码系统、方法、GPU以及电子设备和存储介质技术方案

本公开涉及一种视频转码系统、方法、GPU以及电子设备和存储介质，所述系统包括：多个GPU，其中，所述多个GPU之间通过视频转码互连总线连接，所述多个GPU中包括一个主控GPU；所述主控GPU，用于在所述多个GPU之间进行视频转码任务的分配；所述多个GPU之间基于所述视频转码互连总线，对所述视频转码任务对应的转码处理数据进行传输。本公开实施例可以基于视频转码互连总线，实现各个GPU之间对视频转码任务对应的转码处理数据进行高速传输。务对应的转码处理数据进行高速传输。务对应的转码处理数据进行高速传输。

【技术实现步骤摘要】
视频转码系统、方法、GPU以及电子设备和存储介质


[0001]本公开涉及计算机
，尤其涉及一种视频转码系统、方法、GPU以及电子设备和存储介质。

技术介绍

[0002]传统方法使用中央处理器(central processing unit，CPU)进行视频转码处理，会占用较多的CPU资源，特别是在图形类视频处理或者云游戏场景下，会影响计算性能。使用图形处理器(graphics processing unit，GPU)芯片中专用的视频转码计算单元进行视频转码处理，会相对节省计算资源，提高整体计算性能。因此越来越多的场景下使用GPU芯片中专用的视频转码计算单元进行大量的视频转码服务。相关技术中，利用CPU调度、高速串行计算机扩展总线标准(peripheral component interconnect express、PCIE)控制数据传输的方法实现多个GPU芯片上的视频转码任务，控制过程复杂、转码效率较低，无法充分发挥多个GPU芯片的视频转码能力。

技术实现思路

[0003]本公开提出了一种视频转码系统、方法、GPU以及电子设备和存储介质的技术方案。
[0004]根据本公开的一方面，提供了一种视频转码系统，所述系统包括：多个GPU，其中，所述多个GPU之间通过视频转码互连总线连接，所述多个GPU中包括一个主控GPU；所述主控GPU，用于在所述多个GPU之间进行视频转码任务的分配；所述多个GPU之间基于所述视频转码互连总线，对所述视频转码任务对应的转码处理数据进行传输。
[0005]在一种可能的实现方式中，所述主控GPU中包括：配置模块；所述配置模块，用于对所述多个GPU中执行所述视频转码任务对应的转码处理数据，进行内存地址信息的配置以及视频帧级别的同步。
[0006]在一种可能的实现方式中，针对任意一个GPU，基于所述配置模块配置的内存地址信息，利用所述视频转码互连总线从其它GPU的DDR内存中读取需要进行转码的转码处理数据。
[0007]在一种可能的实现方式中，所述主控GPU，还用于在所述多个GPU中的第一GPU的运行负载超过预设阈值的情况下，将所述第一GPU对应的处于未处理状态的视频转码任务，分配至所述多个GPU中的第二GPU，其中，所述第二GPU的运行负载未超过所述预设阈值。
[0008]在一种可能的实现方式中，所述视频转码任务包括下述至少一种：解码任务、渲染任务、视频处理任务、编码任务。
[0009]在一种可能的实现方式中，所述多个GPU位于一个电路板；或，所述多个GPU位于多个电路板。
[0010]根据本公开的一方面，提供了一种GPU，所述GPU包括主控GPU，所述主控GPU通过视频转码互连总线与从属GPU连接，所述主控GPU包括：任务分配模块，用于在所述主控GPU以
及所述从属GPU之间进行视频转码任务的分配；配置模块，用于对所述主控GPU以及所述从属GPU执行所述视频转码任务对应的转码处理数据，进行内存地址信息的配置以及视频帧级别的同步。
[0011]在一种可能的实现方式中，所述GPU还包括：转码模块，用于执行所述视频转码任务，以及将得到的转码处理数据存储在所述GPU的DDR内存中；所述主控GPU，还用于基于所述配置模块配置的内存地址信息以及视频帧级别的同步，通过所述视频转码互连总线，从每个所述GPU的DDR内存中读取对应的转码处理数据进行转码处理后，得到转码结果；数据传输模块，用于通过PCIE总线或以太网，输出所述转码结果。
[0012]在一种可能的实现方式中，所述GPU还包括：转码模块，用于执行所述视频转码任务，以及将得到的转码处理数据存储在所述GPU的DDR内存中；每个所述GPU，分别对所述任务分配模块分配的所述视频转码任务处理完毕后，得到对应的转码结果；数据传输模块，用于通过PCIE总线或以太网，输出每个所述GPU对应的所述转码结果。
[0013]根据本公开的一方面，提供了一种视频转码方法，所述方法应用于GPU，所述GPU包括主控GPU，所述主控GPU通过视频转码互连总线与从属GPU连接，所述方法包括：基于所述主控GPU，在所述主控GPU以及所述从属GPU之间进行视频转码任务的分配；基于所述主控GPU，对所述主控GPU以及所述从属GPU执行所述视频转码任务对应的转码处理数据，进行内存地址信息的配置以及视频帧级别的同步。
[0014]在一种可能的实现方式中，所述方法还包括：执行所述视频转码任务，以及将得到的转码处理数据存储在所述GPU的DDR内存中；基于配置的内存地址信息以及视频帧级别的同步，通过所述视频转码互连总线，从每个所述GPU的DDR内存中读取对应的转码处理数据进行转码处理后，得到转码结果；通过PCIE总线或以太网，输出所述转码结果。
[0015]在一种可能的实现方式中，所述方法还包括：执行所述视频转码任务，以及将得到的转码处理数据存储在所述GPU的DDR内存中；每个所述GPU，分别对分配的所述视频转码任务处理完毕后，得到对应的转码结果；通过PCIE总线或以太网，输出每个所述GPU对应的所述转码结果。
[0016]根据本公开的一方面，提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以运行上述系统、或者运行上述GPU、或者执行上述方法。
[0017]根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时运行上述系统、或者运行上述GPU、或者实现上述方法。
[0018]在本公开实施例中，视频转码系统包括多个GPU，多个GPU之间通过视频转码互连总线连接，通过多个GPU中的主控GPU，在多个GPU之间进行视频转码任务的分配，充分利用不同GPU的视频转码能力，各个GPU之间基于视频转码互连总线，对视频转码任务对应的转码处理数据进行高速传输，无需通过PCIE总线进行不同GPU之间的数据传输，有效提高了数据传输速度，进而提高了视频转码系统的转码效率。
[0019]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
[0020]此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
[0021]图1示出相关技术中的视频转码系统的示意图；
[0022]图2示出根据本公开实施例的视频转码系统的示意图；
[0023]图3示出根据本公开实施例的主控GPU的示意图；
[0024]图4示出根据本公开实施例的从属GPU的示意图；
[0025]图5示出根据本公开实施例的一种视频转码方法的流程图；
[0026]图6示出根据本公开实施例的一种电子设备的框图；
[0027]图7示出根据本公开实施例的一种电子设备的框图。
...

【技术保护点】

【技术特征摘要】
1.一种视频转码系统，其特征在于，所述系统包括：多个图形处理器GPU，其中，所述多个GPU之间通过视频转码互连总线连接，所述多个GPU中包括一个主控GPU；所述主控GPU，用于在所述多个GPU之间进行视频转码任务的分配；所述多个GPU之间基于所述视频转码互连总线，对所述视频转码任务对应的转码处理数据进行传输。2.根据权利要求1所述的系统，其特征在于，所述主控GPU中包括：配置模块；所述配置模块，用于对所述多个GPU中执行所述视频转码任务对应的转码处理数据，进行内存地址信息的配置以及视频帧级别的同步。3.根据权利要求2所述的系统，其特征在于，针对任意一个GPU，基于所述配置模块配置的内存地址信息，利用所述视频转码互连总线从其它GPU的DDR内存中读取需要进行转码的转码处理数据。4.根据权利要求1至3中任意一项所述的系统，其特征在于，所述主控GPU，还用于在所述多个GPU中的第一GPU的运行负载超过预设阈值的情况下，将所述第一GPU对应的处于未处理状态的视频转码任务，分配至所述多个GPU中的第二GPU，其中，所述第二GPU的运行负载未超过所述预设阈值。5.根据权利要求1至4中任意一项所述的系统，其特征在于，所述视频转码任务包括下述至少一种：解码任务、渲染任务、视频处理任务、编码任务。6.根据权利要求1至5中任意一项所述的系统，其特征在于，所述多个GPU位于一个电路板；或，所述多个GPU位于多个电路板。7.一种GPU，其特征在于，所述GPU包括主控GPU，所述主控GPU通过视频转码互连总线与从属GPU连接，所述主控GPU包括：任务分配模块，用于在所述主控GPU以及所述从属GPU之间进行视频转码任务的分配；配置模块，用于对所述主控GPU以及所述从属GPU执行所述视频转码任务对应的转码处理数据，进行内存地址信息的配置以及视频帧级别的同步。8.根据权利要求7所述的GPU，其特征在于，所述GPU还包括：转码模块，用于执行所述视频转码任务，以及将得到的转码处理数据存储在所述GPU的DDR内存中；所述主控GPU，还用于基于所述配置模块配置的内存地址信息以及视频帧级别的同步，通过所述视频转码互连总线，从每个所述GPU的DDR内存中读取对应的转码处理数据进行转码处理后，得到转码结果；数据...

【专利技术属性】
技术研发人员：卢子威，朱瑞博，王坤，黄旭，刘晓峰，张钰勃，马凤翔，
申请(专利权)人：摩尔线程智能科技北京有限责任公司，
类型：发明
国别省市：