芯片测试方法、装置、存储介质及芯片制造方法及图纸

本申请实施例公开了一种芯片测试方法、装置、存储介质及芯片，涉及芯片领域。本申请使用同一套程序对不同封装方式的芯片进行测试，提高测试过程的兼容性，以及减少测试代码的编写工作量，另外，通过在外部设置片外存储器存储芯片产生的测试数据，相对于测试设备主动在芯片的IO引脚上采集测试数据，可以减少芯片的IO操作，降低芯片的处理开销。降低芯片的处理开销。降低芯片的处理开销。

【技术实现步骤摘要】
芯片测试方法、装置、存储介质及芯片


[0001]本申请涉及芯片领域，尤其涉及一种芯片测试方法、装置、存储介质及芯片。

技术介绍

[0002]芯片在量产之前会执行FT(Final Test，最终测试)，出于成本的考虑，相同内核die可能采用不同的封装方式，不同的封装方式的芯片其IO引脚的数量也可能不相同。在现有的FT中，测试设备会与芯片的各个IO引脚进行通信以完成测试过程，然而在测试不同封装方式的芯片时，需要根据芯片的IO引脚分布情况配置测试设备和芯片内的测试代码，这样会大大的增加测试代码的编写工作量，测试效率不高。

技术实现思路

[0003]本申请实施例提供了芯片测试方法、装置、存储介质及芯片，可以解决现有技术中测试设备在测试时针对不同封装方式的芯片编写测试代码，测试效率不高问题。所述技术方案如下：
[0004]第一方面，本申请实施例提供了一种芯片测试方法，所述芯片设置有第一调试引脚和第二调试引脚，所述第一调试引脚和所述第二调试引脚为IO引脚，所述第一调试引脚与片外存储器的时钟引脚相连，所述第二调试引脚与所述片外存储器的数据引脚相连；
[0005]其中，所述方法包括：
[0006]当满足预设条件时，切换到测试模式；
[0007]在测试模式下，通过所述第一调试引脚接收时钟信号；
[0008]通过所述第二调试引脚接收来自测试设备的测试指令；
[0009]根据所述测试指令执行测试操作；
[0010]若所述测试操作生成测试数据，将所述测试数据通过所述第二调试引脚写入到片外存储器中。
[0011]第二方面，本申请实施例提供了一种芯片测试装置，应用于芯片，所述芯片设置有第一调试引脚和第二调试引脚，所述第一调试引脚和所述第二调试引脚为IO引脚，所述第一调试引脚与片外存储器的时钟引脚相连，所述第二调试引脚与所述片外存储器的数据引脚相连；
[0012]其中，所述芯片测试装置包括：
[0013]切换单元，用于当满足预设条件时，切换到测试模式；
[0014]收发单元，用于在测试模式下，通过所述第一调试引脚接收时钟信号；
[0015]所述收发单元，还用于通过所述第二调试引脚接收来自测试设备的测试指令；
[0016]执行单元，用于根据所述测试指令执行测试操作；
[0017]写入单元，用于若所述测试操作生成测试数据，将所述测试数据通过所述第二调试引脚写入到片外存储器中。
[0018]第三方面，本申请实施例提供一种计算机存储介质，所述计算机存储介质存储有
多条指令，所述指令适于由处理器加载并执行上述的方法步骤。
[0019]第四方面，本申请实施例提供一种芯片，可包括：处理器和存储器；其中，所述存储器存储有计算机程序，所述计算机程序适于由所述处理器加载并执行上述的方法步骤。
[0020]本申请一些实施例提供的技术方案带来的有益效果至少包括：
[0021]通过芯片通用的两个调试引脚与芯片进行交互，一个调试引脚作为芯片提供时钟信号，另一个调试引脚作为测试设备发送测试指令的输入引脚，芯片基于来自测试设备的测试指令执行测试操作，然后将测试过程中生成的测试数据写入到外部存储器中，以便测试设备在外部存储器中读取测试数据来判断测试是否通过。这样，测试设备在针对不同封装方式相同内核的芯片进行测试时，不需要更改测试设备和芯片中的程序，即可以使用同一套程序对不同封装方式的芯片进行测试，提高测试过程的兼容性，以及减少测试代码的编写工作量，另外，通过在外部设置片外存储器存储芯片产生的测试数据，相对于测试设备主动在芯片的IO引脚上采集测试数据，可以减少芯片的IO操作，降低芯片的处理开销。
附图说明
[0022]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0023]图1是本申请实施例提供的网络架构示意图；
[0024]图2是本申请实施例提供的芯片测试方法的流程示意图；
[0025]图3是本申请实施例提供片内存储器的内存空间分布示意图；
[0026]图4是本申请提供的一种芯片测试装置的结构示意图；
[0027]图5是本申请提供的一种芯片的结构示意图。
具体实施方式
[0028]为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。
[0029]需要说明的是，本申请提供的芯片测试方法一般由芯片测试装置执行，相应的，芯片测试装置一般设置于芯片中。
[0030]图1示出了可以应用于本申请的芯片测试方法或芯片测试装置的示例性系统架构。
[0031]如图1所示，系统架构可以包括：测试设备1、芯片2、片外存储器3和测试夹具(图1中未画出)，测试夹具设置有一个或多个插座，芯片嵌入到插座上与测试设备和片外存储器3进行通信。
[0032]其中，测试设备1、芯片2和片外存储器3之间基于串口方式进行通信，即测试设备1通过串口方式与芯片2进行通信，芯片2和片外存储器3之间基于串口方式进行通信，测试设备1和片外存储器3之间通过串口方式进行通信。例如：串口通信协议为SPI(Serial Peripheral Interface，串行外设接口)协议，相应的片外存储器为SPI接口的flash存储器。
[0033]其中，本申请的芯片2可以是单片机、微控制器、处理器或其他起控制作用的集成电路，例如：芯片的型号为STM32。在现有技术中，芯片2设置有多个IO引脚，多个IO引脚中至少有两个调试引脚：第一调试引脚(debug1)和第二调试引脚(debug2)，在正常工作模式下芯片的调试引脚作为普通的IO引脚，在测试模式下调试引脚起调试作用。本申请实施例中，芯片的第一调试引脚作为时钟信号的输入引脚，第二调试引脚作为控制指令的输入引脚。测试设备1通过第一调试引脚和第二调试引脚与芯片2相连，芯片2的第一调试引脚与片外存储器的时钟引脚(clk)相连，芯片2的第二调试引脚与片外存储器的数据引脚(data)相连。
[0034]测试设备1包括但不限于测试机台、测试主机或测试服务器等。
[0035]应理解，图1中的测试设备、芯片和片外存储器的数目仅是示意性的。根据实现需要，可以是任意数量。
[0036]下面将结合附图2，对本申请实施例提供的芯片测试方法进行详细介绍。其中，本申请实施例中的芯片测试装置可以是图1所示的芯片测试装置。
[0037]请参见图2，为本申请实施例提供了一种芯片测试方法的流程示意图。如图2所示，本申请实施例的所述方法可以包括以下步骤：
[0038]S201、在满足预设条件时，切换到测试模式。
[0039]在本实施例中，预设条件但不限于：接收用户的切换指令、在第二调试引脚上接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试方法，其特征在于，应用于芯片，所述芯片设置有第一调试引脚和第二调试引脚，所述第一调试引脚和所述第二调试引脚为IO引脚，所述第一调试引脚与片外存储器的时钟引脚相连，所述第二调试引脚与所述片外存储器的数据引脚相连；其中，所述方法包括：当满足预设条件时，切换到测试模式；在测试模式下，通过所述第一调试引脚接收时钟信号；通过所述第二调试引脚接收来自测试设备的测试指令；根据所述测试指令执行测试操作；若所述测试操作生成测试数据，将所述测试数据通过所述第二调试引脚写入到片外存储器中。2.根据权利要求1所述的方法，其特征在于，所述测试指令包括：读寄存器指令、写寄存器指令、读片内存储器指令、写片内存储器指令、程序继续执行指令或程序起始地址设置指令。3.根据权利要求1或2所述的方法，其特征在于，所述芯片和所述片外存储器之间通过串行外设接口SPI协议进行通信。4.根据权利要求2所述的方法，其特征在于，所述根据所述测试指令执行测试操作：根据所述读存储器指令读取主代码区中的主程序代码和关联的循环校验CRC码；根据读取的主程序代码计算CRC码；比较读取的CRC码和计算的CRC码是否相同；若相同，则所述主程序代码校验通过；若不相同，则所述主程序代码校验通过。5.根据权利要求1或2或4所述的方法，其特征在于，所述预设条件包括：接收来自用户的切换指令；或通过...

【专利技术属性】
技术研发人员：杨健明，黄立伟，刘浩，张静，
申请(专利权)人：珠海泰芯半导体有限公司，
类型：发明
国别省市：