视频目标发生器制造技术

本实用新型专利技术公开一种视频目标发生器。包括主控模块，通过串行通讯接口与上位机信息交互，通过数据总线对视频信号产生模块进行初始化，为目标信息叠加模块指定工作状态；视频信号产生模块，输出不同制式的视频信号分量，经过驱动电路放大、增加驱动能力后作为目标信息叠加模块的输入；目标信息叠加模块，由现场可编程逻辑门阵列和视频叠加模块构成，前者以行场消隐信号或同步信号作为时序基础，生成目标信息送至视频叠加模块；视频叠加模块接收复合同步信号后进行目标的生成；生成的目标视频信息作为待检测设备的视频输入。采用本实用新型专利技术有利于系统开发，成本更低，可以作为通用模块被广泛应用在各种需要生成模拟目标的视频系统中。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及视频目标生成技术，具体地说是一种视频目标发生器。技术背景目标跟踪是图像处理技术中较热门的 一个领域。近年来各种目标跟踪 技术层出不穷，这些新技术被有效的应用到若干视频处理系统中。 一般来 说，视频处理系统的跟踪器是以输入的视频图像(包括电视图像、红外图 像等)作为目标的提取媒介并加以跟踪。对于一套视频处理系统来说，在研制的前期测试其性能的一种有效方法是:通过目标发生器生成包含目标 信息的视频作为输入，对目标跟踪的状况加以标记，输出跟踪结果。为了 有利于系统开发，应加设一种简单易用的前期跟踪性能测试模块，但这种 技术方案目前还未见报道。
技术实现思路
本技术的目的在于提供能被应用在目标跟踪算法验证与视频设备 信号检测等领域、更有利于系统开发、成本更低的视频目标发生器。 本技术的技术方案包括主控模块，通过串行通讯接口与上位机信息交互，通过数据总线向视 频信号产生模块写入数据对视频信号产生模块进行初始化；为目标信息叠 加模块指定工作状态；视频信号产生模块，按照配置要求生成行场同步信号消隐信号和复合 同步信号，输出不同制式的视频信号分量；经过驱动电路进行放大、增加 驱动能力后作为目标信息叠加模块的输入；目标信息叠加模块，由现场可编程逻辑门阵列和视频叠加模块构成， 现场可编程逻辑门阵列以行场消隐信号或同步信号作为时序基础，生成目 标信息送至视频叠加模块；视频叠加模块接收复合同步信号，进行目标的 生成；生成的目标视频信息输出至外围电路，作为待检测设备的视频输入。可编程逻辑门阵列由i2C数据存取模块、字符信息生成模块、目标信 息生成模块、数据通讯控制模块组成，fc数据存取模块通过fc控制总线读入来自主控模块的控制信息，将所述控制信息送至字符信息生成模块， 用来生成字符信息；目标信息生成模块习以行场消隐信号为时序基础，生 成目标信息及自检信号，结合字符信息分别提供给视频叠加模块和主控模块；数据通讯控制模块将输出一方面给主控模块，用于信息交互；另一方 面接至跟踪系统，用于测试。 本技术优点如下1. 本技术可以用于作为前期跟踪性能测试模块，釆用本技术 可以更有利于系统开发。2. 本技术具有完备的系统自检功能，具有较高的稳定性。3. 本技术能够快速高效的生成模拟目标信息，能够集成到许多高 速视频处理系统中。4. 适用范围较为广泛。本技术作为模拟视频目标生成模块，系统硬件成本较低，可集成到多种视频处理系统中。附图说明图1为本技术电路结构示意图。图2为现场可编程逻辑门阵列内部逻辑功能框图。具体实施方式参见图l,视频目标发生器由主控模块MCU、视频信号产生模块(本 实施例釆用74act715)和目标信息叠加模块组成，其中主控模块MCU，釆用80C196,通过串行通讯接口与上位机信息交互， 通过数据总线向视频信号产生模块内的配置寄存器写入数据对视频信号产生模块进行初始化；为目标信息叠加模块指定工作状态；视频信号产生模块，按照配置要求生成行场同步信号,消隐信号和复合同步信号，输出不同制式的视频信号分量；经过驱动电路进行放大、增加 驱动能力后作为目标信息叠加模块的输入；目标信息叠加模块，由现场可编程逻辑门阵列FPGA和视频叠加模块 构成，现场可编程逻辑门阵列FPGA以行场消隐信号或同步信号作为时序 基础，生成目标信息送至视频叠加模块；视频叠加模块接收复合同步信号， 进行目标的生成；生成的目标视频信息输出至外围电路，按CCIR体制调 整输出电位，作为待检测设备的视频输入。视频信号产生模块可以通过不同的寄存器配置输出不同制式的视频信 号分量，其中可选择的制式包括PAL、 NTSC或SECAM;可选择输出的视频信号分量包括行场同步信号、行场消隐信号、复合同步信号等。图2为在可编程逻辑门阵列FPGA中实现目标生成逻辑单元的顶层描 述框图，由I2C数据存取模块、字符信息生成模块、目标信息生成模块、 数据通讯控制模块组成，I2C数据存取模块通过fc控制总线读入来自主控 模块MCU的控制信息，将所述控制信息送至字符信息生成模块，用来生 成字符信息；目标信息生成模块习以行场消隐信号为时序基础，生成目标 信息及自检信号，结合字符信息分别提供给视频叠加模块和主控模块,主控 模块可通过自检信号判断系统的运行状态；数据通讯控制模块将输出 一方 面给主控模块，用于信息交互；另一方面接至跟踪系统，用于测试。工作过程上电复位后，主控模块MCU对视频信号产生模块进行初 始化配置。而后，视频信号产生模块输出的行场消隐信号进入现场可编程 逻辑门阵列FPGA中。按照不同控制要求，现场可编程逻辑门阵列FPGA 以行场消隐信号作为时序基础进行目标视频叠加。现场可编程逻辑门阵列 FPGA具有高度的实时性，采用本技术可高效率地获得模拟视频目标。权利要求1.一种视频目标发生器，其特征包括主控模块(MCU)，通过串行通讯接口与上位机信息交互，通过数据总线与视频信号产生模块相连；并与目标信息叠加模块通信；视频信号产生模块，输出不同制式的视频信号分量经过驱动电路至目标信息叠加模块的输入端；目标信息叠加模块，由现场可编程逻辑门阵列(FPGA)和视频叠加模块构成，现场可编程逻辑门阵列(FPGA)以行场消隐信号或同步信号作为时序基础，生成的目标信息送至视频叠加模块；视频叠加模块接收复合同步信号，生成的目标视频信息输出至外围电路，作为待检测设备的视频输入。2. 根据权利要求l所述视频目标发生器，其特征是视频信号产生模 块输出的制式包括PAL、 NTSC或SECAM;视频信号分量包括行场同步信 号、行场消隐信号、复合同步信号。3. 根据权利要求l所述视频目标发生器，其特征是可编程逻辑门阵 列(FPGA)由fC数据存取模块、字符信息生成模块、目标信息生成模块、 数据通讯控制模块组成，I2C数据存取模块通过I2C控制总线接收来自主控 模块(MCU)的控制信息，将所述控制信息送至字符信息生成模块；目标 信息生成模块以行场消隐信号为时序基础，生成的目标信息及自检信号结 合字符信息分别送至视频叠加模块和主控模块；数据通讯控制模块的输出 一方面给主控模块，另一方面接至跟踪系统。专利摘要本技术公开一种视频目标发生器。包括主控模块，通过串行通讯接口与上位机信息交互，通过数据总线对视频信号产生模块进行初始化，为目标信息叠加模块指定工作状态；视频信号产生模块，输出不同制式的视频信号分量，经过驱动电路放大、增加驱动能力后作为目标信息叠加模块的输入；目标信息叠加模块，由现场可编程逻辑门阵列和视频叠加模块构成，前者以行场消隐信号或同步信号作为时序基础，生成目标信息送至视频叠加模块；视频叠加模块接收复合同步信号后进行目标的生成；生成的目标视频信息作为待检测设备的视频输入。采用本技术有利于系统开发，成本更低，可以作为通用模块被广泛应用在各种需要生成模拟目标的视频系统中。文档编号G06T7/00GK201114519SQ20072001558公开日2008年9月10日 申请日期2007年10月31日 优先权日2007年10月31日专利技术者佟新鑫, 帆 张, 栗霄峰, 旭 王 申请人:中国科学院沈阳自动化研究所本文档来自技高网...

【技术保护点】
一种视频目标发生器，其特征包括：　　　　主控模块（ＭＣＵ），通过串行通讯接口与上位机信息交互，通过数据总线与视频信号产生模块相连；并与目标信息叠加模块通信；　　　　视频信号产生模块，输出不同制式的视频信号分量经过驱动电路至目标信息叠加模块的输入端；　　　　目标信息叠加模块，由现场可编程逻辑门阵列（ＦＰＧＡ）和视频叠加模块构成，现场可编程逻辑门阵列（ＦＰＧＡ）以行场消隐信号或同步信号作为时序基础，生成的目标信息送至视频叠加模块；视频叠加模块接收复合同步信号，生成的目标视频信息输出至外围电路，作为待检测设备的视频输入。

【技术特征摘要】

【专利技术属性】
技术研发人员：张帆，佟新鑫，王旭，栗霄峰，
申请(专利权)人：中国科学院沈阳自动化研究所，
类型：实用新型
国别省市：89[中国|沈阳]