对脑机接口系统进行快速唤醒的装置、方法和相关产品制造方法及图纸

本申请公开了一种用于对脑机接口系统进行快速唤醒的装置、方法和相关产品。所述装置包括：分频电路，其配置用于响应于所述处理器的唤醒中断信号有效，基于预设分频系数对初始唤醒中断时钟信号进行分频，以产生高速唤醒中断时钟信号；以及唤醒时钟，其配置用于响应于所述时钟切换电路的切换请求信号，基于所述高速唤醒中断时钟信号和所述切换请求信号输出高速唤醒时钟信号，以便令所述处理器快速响应唤醒中断，实现对脑机接口系统进行快速唤醒。利用本申请的方案，可以实现对脑机接口系统进行快速唤醒。行快速唤醒。行快速唤醒。

【技术实现步骤摘要】
对脑机接口系统进行快速唤醒的装置、方法和相关产品


[0001]本申请一般涉及脑机接口
更具体地，本申请涉及一种用于对脑机接口系统进行快速唤醒的装置以及脑机接口系统。进一步地，本申请还涉及一种用于对脑机接口系统进行快速唤醒的方法、设备以及计算机可读存储介质。

技术介绍

[0002]脑机接口，是在人或动物脑(或者脑细胞的培养物)与外部设备间建立的直接连接通路。20世纪90年代中期以来，从实验中获得的此类知识显著增长。在多年来动物实验的实践基础上，应用于人体的早期植入设备被设计及制造出来，例如用于恢复损伤的听觉、视觉和肢体运动能力。此类研究的主线是大脑不同寻常的皮层可塑性，它与脑机接口相适应，可以像自然肢体那样控制植入的假肢。在当前所取得的技术与知识的进展之下，脑机接口研究的先驱者们可令人信服地尝试制造出增强人体功能的脑机接口，而不仅仅止于恢复人体的功能。
[0003]脑机接口芯片是为了有效降低脑机接口系统的体积、功耗等要素的情况下，集成了大部分脑机接口所需的部件而设计的系统级芯片。在应用场景中，根据系统应用需求，其工作模式主要分为全速(工作主频为MHz以上)，低速(工作主频在几千到几十万Hz)和睡眠模式等。其中，由于持续监测脑电信号需要，采用低速模式占用脑机接口工作时间的80％以上。在系统工作过程中，根据任务负载要求，存在各种模式之间切换要求，特别是从低速或睡眠模式切换到高速模式。然而，由于低速模式和高速模式切换需要低速的中断响应、处理器唤醒中断处理、低速模式到高速模式切换等过程，即前述工作均处于低速时钟下，这使得唤醒系统需要花费较长的时间。因此，如何快速唤醒脑机接口系统成为需要解决的技术问题。

技术实现思路

[0004]为了至少部分地解决
技术介绍
中提到的技术问题，本申请提供了用于对脑机接口系统进行快速唤醒的方案。利用本申请的方案，可以减少处理器响应唤醒中断的时间，以实现对对脑机接口系统进行快速唤醒。为此，本申请在如下的多个方面提供解决方案。
[0005]在第一方面中，本申请提供一种用于对脑机接口系统进行快速唤醒的装置，其中所述脑机接口系统至少包括处理器和时钟切换电路，并且所述装置包括：分频电路，其配置用于响应于所述处理器的唤醒中断信号有效，基于预设分频系数对初始唤醒中断时钟信号进行分频，以产生高速唤醒中断时钟信号；以及唤醒时钟，其配置用于响应于所述时钟切换电路的切换请求信号，基于所述高速唤醒中断时钟信号和所述切换请求信号输出高速唤醒时钟信号，以便令所述处理器快速响应唤醒中断，实现对脑机接口系统进行快速唤醒。
[0006]在一个实施例中，其中所述唤醒时钟包括一个或者多个触发器，所述触发器配置用于同步所述切换请求信号和所述高速唤醒中断时钟信号，以便切换至所述唤醒时钟。
[0007]在另一个实施例中，其中所述唤醒时钟还包括锁存器，以对所述高速唤醒中断时
钟信号进行锁存。
[0008]在又一个实施例中，其中在基于所述高速唤醒中断时钟信号和所述切换请求信号输出高速唤醒时钟信号中，所述唤醒时钟进一步配置用于：基于所述高速唤醒中断时钟信号和所述切换请求信号执行与操作；以及根据与操作结果输出高速唤醒时钟信号。
[0009]在第二方面中，本申请还提供一种脑机接口系统，包括：处理器；时钟切换电路；以及根据前述多个实施例所述的装置。
[0010]在一个实施例中，所述脑机接口系统还包括：高速时钟，其配置用于响应于所述时钟切换电路的切换请求信号，基于高速信号和所述切换请求信号输出高速时钟信号，以便令所述处理器执行高速任务。
[0011]在另一个实施例中，所述脑机接口系统还包括：低速时钟，其配置用于响应于所述时钟切换电路的切换请求信号，基于低速信号和所述切换请求信号输出低速时钟信号，以便令所述处理器执行低速任务。
[0012]在又一个实施例中，其中所述高速时钟和所述低速时钟分别包括各自的一个或者多个触发器，其各自的触发器分别配置用于同步所述切换请求信号和所述高速信号以及同步所述切换请求信号和所述低速信号，以便切换至所述高速时钟或者所述低速时钟。
[0013]在又一个实施例中，其中所述高速时钟和所述低速时钟分别包括各自的锁存器，以分别对所述高速信号和所述低速信号进行锁存。
[0014]在第三方面中，本申请还提供一种用于对脑机接口系统进行快速唤醒的方法，其中所述脑机接口系统至少包括处理器和时钟切换电路，并且所述方法包括：使用分频电路响应于所述处理器的唤醒中断信号有效，基于预设分频系数对初始唤醒中断时钟信号进行分频，以产生高速唤醒中断时钟信号；以及使用唤醒时钟响应于所述时钟切换电路的切换请求信号，基于所述高速唤醒中断时钟信号和所述切换请求信号输出高速唤醒时钟信号，以便令所述处理器快速响应唤醒中断，实现对脑机接口系统进行快速唤醒。
[0015]在第四方面中，本申请还提供一种用于对脑机接口系统进行快速唤醒的设备，包括：处理器；以及存储器，其存储有用于对脑机接口系统进行快速唤醒的程序指令，当所述程序指令由所述处理器执行时，使得所述设备实现前述第三方面中的实施例。
[0016]在第五方面中，本申请还提供一种计算机可读存储介质，其上存储有用于对脑机接口系统进行快速唤醒的计算机可读指令，该计算机可读指令被一个或多个处理器执行时，实现前述第三方面中的实施例。
[0017]通过本申请的方案，通过分频电路对初始唤醒中断时钟信号进行分频(或者说提速)后产生高速唤醒中断时钟信号，并通过唤醒时钟响应于时钟切换电路的切换请求信号输出高速唤醒时钟信号，实现快速切换至唤醒时钟。基于此，可以使得处理器快速响应唤醒中断，以快速启动高速时钟，从而实现对脑机接口系统进行快速唤醒。进一步地，本申请实施例在各个时钟中设置有触发器，使得各个时钟电路之间的信号可以同步，以保证系统的稳定性。此外，本申请实施例的各个时钟电路中还设置有锁存器，以对信号信息锁存，从而确保输出高质量的信号。
附图说明
[0018]通过参考附图阅读下文的详细描述，本申请示例性实施方式的上述以及其他目
的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本申请的若干实施方式，并且相同或对应的标号表示相同或对应的部分，其中：
[0019]图1是示出传统脑机接口系统的示例性示意图；
[0020]图2是示出传统的对脑机接口系统进行唤醒的示例性示意图；
[0021]图3是示出根据本申请实施例的用于对脑机接口系统进行快速唤醒的装置的示例性结构框图；
[0022]图4是示出根据本申请实施例的用于对脑机接口系统进行快速唤醒的装置的示例性示意图；
[0023]图5是示出根据本申请实施例的脑机接口系统的示例性结构框图；
[0024]图6是示出根据本申请实施例的脑机接口系统的示例性示意图；
[0025]图7是示出根据本申请实施例的用于对脑机接口系统进行快速唤醒的方法的示例性流程框图；以及
[0026]图8是示出根据本申请实施例的用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于对脑机接口系统进行快速唤醒的装置，其中所述脑机接口系统至少包括处理器和时钟切换电路，并且所述装置包括：分频电路，其配置用于响应于所述处理器的唤醒中断信号有效，基于预设分频系数对初始唤醒中断时钟信号进行分频，以产生高速唤醒中断时钟信号；以及唤醒时钟，其配置用于响应于所述时钟切换电路的切换请求信号，基于所述高速唤醒中断时钟信号和所述切换请求信号输出高速唤醒时钟信号，以便令所述处理器快速响应唤醒中断，实现对脑机接口系统进行快速唤醒。2.根据权利要求1所述的装置，其中所述唤醒时钟包括一个或者多个触发器，所述触发器配置用于同步所述切换请求信号和所述高速唤醒中断时钟信号，以便切换至所述唤醒时钟。3.根据权利要求2所述的装置，其中所述唤醒时钟还包括锁存器，以对所述高速唤醒中断时钟信号进行锁存。4.根据权利要求3所述的装置，其中在基于所述高速唤醒中断时钟信号和所述切换请求信号输出高速唤醒时钟信号中，所述唤醒时钟进一步配置用于：基于所述高速唤醒中断时钟信号和所述切换请求信号执行与操作；以及根据与操作结果输出高速唤醒时钟信号。5.一种脑机接口系统，包括：处理器；时钟切换电路；以及根据权利要求1
‑
4任意一项所述的装置。6.根据权利要求5所述的脑机接口系统，还包括：高速时钟，其配置用于响应于所述时钟切换电路的切换请求信号，基于高速信号和所述切换请求信号输出高速时钟信号，以便令所述处理器执行高速任务。7.根据权利要求6所述的脑机接口系统，还包括：低速时钟，其配置用于响应于所...

【专利技术属性】
技术研发人员：盛廷义，王斌，曲啸，
申请(专利权)人：杭州脑芯科技有限公司，
类型：发明
国别省市：