一种图像信号的处理方法技术

本发明专利技术公开了一种图像信号的处理方法，应用于图像传感器，包括：比较器将像素单元的输出信号与斜坡信号进行比较，输出比较结果；在每个处理周期内，执行如下处理：计数器根据比较结果，确定像素单元从斜坡信号的起点时刻到相交点时刻之间的时段内的初始数字信号，所述相交点时刻为所述斜坡信号和像素单元的输出信号数值相同时对应的时刻；计数器将所述初始数字信号输入至读出逻辑电路，所述读出逻辑电路中的乘法器和加法器对所述初始数字信号进行乘加处理；当计数器停止计数时，所述读出逻辑电路中的存储单元存储经过所述读出逻辑电路中的乘法器和加法器乘加后的数字信号。该方法用以降低图像传感器的噪声和暗电流，优化图像质量。像质量。像质量。

【技术实现步骤摘要】
一种图像信号的处理方法


[0001]本专利技术涉及集成电路设计
，尤其涉及一种图像信号的处理方法。

技术介绍

[0002]目前，CMOS图像传感器(CMOS image sensor，CIS)已广泛应用于视频、监控、工业制造、汽车、家电等成像领域，在图像领域具有不可替代性，被广泛应用于安防监控、消费电子、车载设备、科学测量等领域中。CIS的基本发展方向包括：多像素、低噪声、高动态范围、高图像帧率。在应用场景上，目前微弱光线环境、高温场景是比较关心的图像场景。在微弱光线环境下，图像传感器的噪声是影响图像传感器性能的重要指标；在高温场景下，暗电流是影响图像传感器的重要指标。为了降低噪声，一方面可以借助双相关采样(CorrelatedDouble Sampling，CDS)降噪技术来降低暗电流，另一方面是通过相关多次采样 (correlated multiple sampling，CMS)来多次降低瞬态噪声，但是CMS需要在不同时刻进行多次采样，需要更多的转换时间，导致2阶误差大大增加，影响图像质量。
[0003]为此，亟需提供一种新的图像信号的处理方法以改善上述问题。

技术实现思路

[0004]本专利技术实施例提供一种图像信号的处理方法，用以降低图像传感器的噪声和暗电流，优化图像质量。
[0005]第一方面，本专利技术提供一种图像信号的处理方法，包括：比较器将像素单元的输出信号与斜坡信号进行比较，输出比较结果；在每个处理周期内，执行如下处理：计数器根据比较结果，确定像素单元从斜坡信号的起点时刻到相交点时刻之间的时段内的初始数字信号，所述相交点时刻为所述斜坡信号和像素单元的输出信号数值相同时对应的时刻；其中，相邻处理周期的斜坡信号起点的时延是相等的，或者相邻处理周期的斜坡信号起点的时延是最小时延的整数倍，所述最小时延是相邻处理周期的斜坡信号起点的时延中的最小数值；计数器将所述初始数字信号输入至读出逻辑电路，所述读出逻辑电路中的乘法器和加法器对所述初始数字信号进行乘加处理；当计数器停止计数时，所述读出逻辑电路中的存储单元存储经过所述读出逻辑电路中的乘法器和加法器乘加后的数字信号。
[0006]在一种可能的实施方式中，当所述计数器采用斜率变化的方式，根据比较结果确定像素单元从斜坡信号的起点时刻到相交点时刻之间的时段内的初始数字信号，计数器将所述初始数字信号输入至读出逻辑电路，所述读出逻辑电路中的乘法器和加法器对所述初始数字信号进行乘加处理，包括：
[0007]将计数器的初始数字信号输入至乘法器，乘法器的输出结果为所述乘数因子和所述初始数字信号之间的乘积；加法器的输入包括存储单元的输出结果和乘法器的输出结果，加法器的输出为存储单元的输出结果和乘法器的输出结果之和，使得所述读出逻辑电路中的乘法器和加法器对所述初始数字信号进行乘加处理；将加法器的输出作为存储单元的输入。
[0008]在另一种可能的实施方式中，当所述计数器采用固定斜率的方式，根据比较结果确定像素单元从斜坡信号的起点时刻到相交点时刻之间的时段内的初始数字信号，计数器将所述初始数字信号输入至读出逻辑电路，所述读出逻辑电路中的乘法器和加法器对所述初始数字信号进行乘加处理，包括：
[0009]将计数器的初始数字信号和乘法器的输出输入至加法器，加法器的输出是计数器的初始数字信和乘法器的输出之和；将加法器的输出作为存储单元的输入；将乘数因子和存储单元的输出作为乘法器的输入；乘法器的输出作为加法器的输入，使得所述读出逻辑电路中的乘法器和加法器对所述初始数字信号进行乘加处理。
[0010]在其它可能的实施方式中，所述数字信号经过Z变换后满足 H(z)＝F(z)(1
‑
z
‑1)2，z
‑1表示相邻两个处理周期的斜坡信号起点之间最小时延， F(z)表示任意一种不为0的z变换。
[0011]例如，H(z)可以满足如下H1、H2、H3或H4四个传递函数中的任意一个公式：
[0012][0013][0014][0015][0016]其中，H1、H2是完全对称的传递函数；H3、H4是完全对称的传递函数， Z表示Z变换，V2为像素转换过程中的输出信号，V1为像素复位过程中的输出信号，其中，乘法器的乘数因子为所述传递函数的系数。
[0017]本专利技术提供的图像信号的处理方法的有益效果在于：不改动原有的模拟电路架构，主要针对读出逻辑进行改动，因相邻处理周期的斜坡信号起点的时延是相等的，所以可以减小读取过程中的2阶误差，通过消除二阶误差，有效的消除了暗电流噪声，减小了由于暗电流造成的图像传感器动态范围的减小，有效的提高了图像传感器的图像质量。
附图说明
[0018]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为现有技术提供的一种像元单元的电路结构示意图；
[0020]图2为现有技术提供的一种像素单元的时序控制方法流程示意图；
[0021]图3A为现有技术提供的一种CIS读出电路架构示意图；
[0022]图3B为目前常用的图像传感器的电路结构示意图；
[0023]图4为现有技术提供的一种CDS读出操作操作时序示意图；
[0024]图5为现有技术提供的一种CMS读出操作时序示意图；
[0025]图6A为本专利技术实施例提供的一种图像信号的处理方法流程示意图；
[0026]图6B为本专利技术实施例提供的一种CIS读出操作时序示意图；
[0027]图7为本专利技术实施例提供的两种不同的计数过程示意图；
[0028]图8为图7对应的读出电路操作时序示意图；
[0029]图9为图7对应的计数过程的读出时序示意图；
[0030]图10为本专利技术实施例提供的读出逻辑对应的时序示意图；图11为本专利技术实施例提供的读出逻辑与CDS技术、CMS技术之间的比较结果示意图；图12为本专利技术实施例提供的仿真结果对比示意图。
具体实施方式
[0031]图1是目前CIS标准四管像素单元电路结构，该结构普遍应用于行曝光方式CIS，它由感光二极管PD、传输管Mtg、复位管Mrst、放大管Msf、选通管 Msel组成。感光二极管PD会感光，并生成与光照强度成正比的光电子。Mtg 作用是转移感光二极管PD内的光电子，当传输信号TX为高电平时，传输管 Mtg导通，会将感光二极管PD内的光电子转移到浮置扩散区FD上。复位管 Mrst作用是在复位信号RX为高电平时，对像素单元进行复位。当选通信号SEL 为高电位，选通管Msel导通时，放大管Msf、选通管Msel与到地的电流源形成通路，此时放大管Msf本质上为一个源极跟随器，跟随浮置扩散区FD电位的变化并最终输出像素输出电压VPIX，该像素输出电压VPIX可以作为比较器CM 的一个输入信号，比较本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像信号的处理方法，应用于图像传感器，其特征在于，包括：比较器将像素单元的输出信号与斜坡信号进行比较，输出比较结果；在每个处理周期内，执行如下处理：计数器根据比较结果，确定像素单元从斜坡信号的起点时刻到相交点时刻之间的时段内的初始数字信号，所述相交点时刻为所述斜坡信号和像素单元的输出信号数值相同时对应的时刻；其中，相邻处理周期的斜坡信号起点的时延是最小时延的整数倍，所述最小时延是相邻处理周期的斜坡信号起点的时延中的最小数值；计数器将所述初始数字信号输入至读出逻辑电路，所述读出逻辑电路中的乘法器和加法器对所述初始数字信号进行乘加处理；当计数器停止计数时，所述读出逻辑电路中的存储单元存储经过所述读出逻辑电路中的乘法器和加法器乘加后的数字信号。2.根据权利要求1所述的方法，其特征在于，当所述计数器采用斜率变化的方式，根据比较结果确定像素单元从斜坡信号的起点时刻到相交点时刻之间的时段内的初始数字信号，计数器将所述初始数字信号输入至读出逻辑电路，所述读出逻辑电路中的乘法器和加法器对所述初始数字信号进行乘加处理，包括：将计数器的初始数字信号输入至乘法器，乘法器的输出结果为乘数因子和所述初始数字信号之间的乘积；加法器的输入包括存储单元的输出结果和乘法器的输出结果，加法...

【专利技术属性】
技术研发人员：陈正，蔡化，陈飞，高菊，夏天，
申请(专利权)人：成都微光集电科技有限公司，
类型：发明
国别省市：