【技术实现步骤摘要】
【技术保护点】
一种用于产生数字数据单元(D,DS)的译码时钟(CL,CLS)的方法,所述数字数据单元包含在一模拟信号内并且其时基频率(1/T↓[S])不需以锁相的方式与该模拟信号偶合,该数据单元的时钟频率(1/Td)比时基频率低而且前导数据单元(RI)位于该数据单元之前,所述方法的特征在于:-该数据单元的译码时钟频率由分频(664,764)一个稳定频率自由振荡时钟(661,761)的比时基频率高的频率来产生;-从一个规定的初始状态(t↓[0])开始,在一规定的一特别是第一-前导数据 单元(FRI)的第一正向或负向沿(FRISL)到来之前,在分频过程中不计及(663,763)自由振荡时钟的脉冲(FRCL);-由这样实施的分频方法来产生该数据单元的译码时钟(CL,CLS)。
【技术特征摘要】
...
【专利技术属性】
技术研发人员:普兰索尔特马丁,
申请(专利权)人:汤姆森多媒体公司,
类型:发明
国别省市:FR[法国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。