一种半导体封装结构及其制备方法技术

本发明专利技术提供一种半导体封装结构及其制备方法，半导体封装结构的制备方法包括：于载板设置第一介质层，用准分子激光在第一介质层设置凹槽和开口，于凹槽和开口表面设置第一导电层、第二导电层，并设置阻焊层和焊料层。本发明专利技术通过使用准分子激光制备RDL(重布线层)，省去传统光刻需要的湿法制程，精简流程，降低成本，减少污染和化学危害；同时利用准分子激光的高分辨率，提高RDL的加工精度和边缘平滑度；另外，配合准分子激光制备过程为冷加工的特性，避免加工热效应的材料变形问题和热膨胀系数不匹配产生的内应力翘曲问题；最后通过准分子激光制备的内埋式线路，减少封装结构受到的磨损，提高产品可靠性和良品率。提高产品可靠性和良品率。提高产品可靠性和良品率。

【技术实现步骤摘要】
一种半导体封装结构及其制备方法


[0001]本专利技术属于半导体集成电路制造
，特别是涉及一种半导体封装结构及其制备方法。

技术介绍

[0002]随着半导体领域的迅速发展，半导体器件的封装线路密度越来越高。如今几乎所有类型的先进封装，例如晶圆级芯片规模封装(waferlevelchipscalepackages,WLCSP)和2.5D/3D封装，都需要线路更为精细的RDL(再布线层)来重新布局I/O线(输入/输出线)，以满足不断提高的性能要求。
[0003]目前，业内主要使用感光介质层，通过湿法工艺：曝光
→
显影
→
电镀
→
去膜
→
蚀刻来制造RDL线和其他层结构。但这样的光刻工艺包含多个污染性较强的湿法制程，且流程较长，过程中使用材料价格昂贵。此外，由于光刻工艺固有需要的光敏助剂，这些材料的电气性能和机械性能也会带来很多问题。例如，光敏助剂的CTE(热膨胀系数)可能与它们键合的材料CTE不匹配，从而导致封装基板应力集中，容易产生翘曲变形，导致芯片或封装接口失效本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构的制备方法，其特征在于，所述制备方法包括以下步骤：提供一载板，所述载板的一面设置有板接触点；于所述载板上设置所述板接触点的一面设置第一介质层；用准分子激光在所述第一介质层中设置多个凹槽，每个所述凹槽的深度小于所述第一介质层的厚度；用准分子激光在所述凹槽内设置多个开口，每个所述开口的宽度小于其所在凹槽的宽度，所述开口显露所述载板上的所述板接触点；于每个所述凹槽表面和每个所述开口表面设置第一导电层；于所述第一导电层上设置第二导电层，所述第二导电层填充所述凹槽和所述开口，所述第一导电层与所述载板上的所述板接触点连接，位于不同凹槽内的所述第一导电层、所述第二导电层通过所述凹槽之间的侧墙实现相互隔离；于显露出的所述第二导电层和所述第一介质层上覆盖阻焊层，于所述阻焊层上形成焊料层。2.根据权利要求1所述半导体封装结构的制备方法，其特征在于，所述载板的制备方法包括：所述载板包括相对设置的第一板面和第二板面，所述第一板面设置板接触点；于所述载板内设置贯通槽，使所述贯通槽贯穿所述第一板面和所述第二板面，于所述贯通槽内设置半导体芯片组，所述半导体芯片组设置有芯片接触点，所述芯片接触点与所述第一导电层形成有效电连接，所述板接触点与所述芯片接触点位于同一平面上。3.根据权利要求1所述半导体封装结构的制备方法，其特征在于，所述制备方法还包括：设置所述开口后，通过等离子体电浆除胶渣技术或/和等离子体电浆除残胶技术的方法清洗所述第一介质层表面、每个所述凹槽表面和每个所述开口表面。4.根据权利要求1所述半导体封装结构的制备方法，其特征在于，设置所述第一导电层的制备方法包括：先设置钛层在所述第一介质层表面、每个所述凹槽表面和每个所述开口表面，再将铜层设置在所述钛层表面，所述第一导电层包括所述钛层和所述铜层，所述钛层与所述板接触点形成有效电连接。5.根据权利要求1所述半导体封装结构的制备方法，其特征在于，设置所述第二导电层的制备方法包括：设置所述第二导电层至完全覆盖所述第一介质层表面、每个所述凹槽表面和每个所述开口表面；通过闪蚀后刻蚀或/和化学机械抛光的方法研磨所述第二导电层及其下方的所述第一导电层，至显露未设置所述凹槽或/和所述开口的所述第一介质层表面，并使第一介质层表面齐平。6.根据权利要求1所述半导体封装结构的制备方法，其特征在于，所述载板上进行加工的区域设置有多个二次定位孔，所述载板上...

【专利技术属性】
技术研发人员：颜国秋，上官昌平，查晓刚，王建彬，付海涛，黄剑，曹子鲲，杜玲玲，
申请(专利权)人：上海美维科技有限公司，
类型：发明
国别省市：