【技术实现步骤摘要】
一种可重构数据库查询加速处理器及系统
[0001]本专利技术涉及数据库设计领域，具体提供一种可重构数据库查询加速处理器及系统。
技术介绍
[0002]数据库是一种记录保存系统，它支持数据的存储、搜索和分析。它被广泛应用于工业、商业、智能家居、个人助理和医疗保健等领域。用户可以通过查询数据库来发现隐藏在数据集中的信息。通过对数据库的查询会触发各种数据操作，比如排序、连接和数据选择等。
[0003]随着传感器网络技术的发展和信息化社会的不断推进，数据库中大量数据的产生和收集，对快速查询响应提出了很大的挑战。
[0004]现有的大多数研究对查询进行了分解，只在FPGA上实现排序、选择等关键操作。但是，中间处理结果需要在主机和FPGA之间通信，这将导致过多的数据传输开销。在FPGA上进行高吞吐量处理的优势被大量的数据运转严重削弱。
[0005]此外，各种类型的数据库查询也需要具备不同的数据处理操作和分析。为此，一种全新的基于FPGA的可重构数据库查询加速处理器亟待相关领域研究者的设计和研发。
专利技术...
【技术保护点】
【技术特征摘要】
1.一种可重构数据库查询加速处理器，其特征在于,包括主机服务器和FPGA,所述主机服务器分析用户需求并控制加速器,所述FPGA进行加速器处理；所述FPGA包括控制器、内存和数据路径，所述控制器接收来自主机服务器的请求并管理内存访问数据，还控制所述数据路径保证数据按照正确的方向流动；所述数据路径用于数据处理和计算，用于TPC
‑
DS进行查询。2.根据权利要求1所述的一种可重构数据库查询加速处理器，其特征在于，需要在所述FPGA内进行排序时，所述控制器包括一个数据块存储器，所述数据块存储器具备分离功能；将数据分成块可以加快排序速度，数据分发到存储器的过程中需要记录数据块存储器的使用情况，防止数据块存储器溢出。3.根据权利要求2所述的一种可重构数据库查询加速处理器，其特征在于，所述FPGA包括DRAM、比较器Equi
‑
checker、比较器Range checker、分类器Bitonic sorter、BRAM以及控制器，所述DRAM连接Flash插件；在选择阶段，所述FPGA从父数据中筛选所需数据，将数据移动到DRAM中，使逻辑电路可以直接获取数据，然后，开始选择阶段的计算，数据开始从DRAM流到比较器Equi
‑
checker和比较器Range checker，如果比较结果显示数据符合用户请求，则向控制器发送命中信号，然后将数据存储在BRAM中。4.根据权利要求3所述的一种可重构数据库查询加速处理器，其特征在于，如果比较结构显示数据符合用户请求，则向控制器发送命中信号，所述控制器决定将数据存储在具体的数据块存储器中，然后将数据存储在BRAM中，当遇到数据块存储器溢出问题时，数据会写回DRAM，以确保数据能被正确保留。5.根据权利要求4所述的一种可重构数据库查询加速处理器，其特征在于，数据选择过后，首先对数据进行排序，然后进行比较和合并，在所述选择阶段已经在数据块存储器之间进行了排序，仅需处理一个数据块存储器内的数据即可；首先确保要联接的数据块存储器中的表是相关的，然后对存储数据块存储器中的数据通过分类器Bitonic sorter进行排序，最后通过比较器Equ...
【专利技术属性】
技术研发人员：王雄儒，赵鑫鑫，姜凯，李明，胡雷钧，
申请(专利权)人：山东浪潮科学研究院有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。