一种晶片堆叠和三维集成装置结构及其形成方法，晶片堆叠包括：第一晶片，该第一晶片包括第一半导体基板；第二晶片，该第二晶片包括第二半导体基板；接合介电质结构，该接合介电质结构包括接合聚合物且接合该第一晶片及该第二晶片；接合互连结构，该接合互连结构延伸穿过该接合介电质结构以接合且电气连接该第一晶片及该第二晶片；以及接合虚拟图案，该接合虚拟图案延伸穿过该接合介电质结构以接合该第一晶片及该第二晶片。该接合虚拟图案为导电的且为电气浮动的。电的且为电气浮动的。电的且为电气浮动的。
【技术实现步骤摘要】
晶片堆叠和三维集成装置结构及其形成方法
[0001]本揭露关于一种晶片堆叠和三维集成装置结构及其形成方法。
技术介绍
[0002]半导体工业已由于例如晶体管、二极管、电阻器、电容器等的各种电子组件的集成密度的连续改良不断地成长。在很大程度上，集成密度的这些改良已来自最小特征大小的逐次简化，此状况允许更多组件整合至给定区域中。
[0003]除较小电子组件之外，对组件包装的改良设法提供占据比先前封装较少区域的较小封装。用于半导体的封装类型的实例包括四方扁平封装(quad flat pack，QFP)、插针栅阵列(pin grid array，PGA)、球栅阵列(ball grid array，BGA)、倒装晶片(flip chip，FC)、三维集成电路(three
‑
dimensional integrated circuit，3DIC)、晶圆级封装(wafer level package，WLP)、封装堆叠(package on package，PoP)、系统单晶片(System on Chip，SoC)或系统集成电路(System on Integrated Circuit，SoIC)装置。这些三维装置(例如，3DIC、SoC、SoIC)中的一些通过将晶片置放在半导体晶圆级上的晶片上加以准备。由于堆叠式晶片之间的互连的减小的长度，这些三维装置提供改良集成密度及其他优点，例如更快的速度及更高的频宽。然而，存在与三维装置有关的许多挑战。
技术实现思路
[0004]根据本揭露的一些实施例，一种晶片堆叠包含：一第一晶片，其包含一第一半导体基板；一第二晶片，其包含一第二半导体基板；一接合介电质结构，其包含一接合聚合物，其中该接合介电质结构接合该第一晶片及该第二晶片；一接合互连结构，其延伸穿过该接合介电质结构以接合且电气连接该第一晶片及该第二晶片；以及一接合虚拟图案，其延伸穿过该接合介电质结构以接合该第一晶片及该第二晶片，其中该接合虚拟图案为导电的且为电气浮动的。
[0005]根据本揭露的一些实施例，一种集成装置结构包含：一第一晶片包含一第一半导体基板；一第二晶片包含一第二半导体基板；一介电质囊封层设置在该第一晶片的一第一表面上且包围该第二晶片；一重新分布层结构设置在该介电质囊封层及该第二晶片上；一贯穿介电质通孔结构，延伸穿过该介电质囊封层且将该第一晶片电气连接至该重新分布层结构；一接合介电质结构，包含一接合聚合物且接合该第一晶片及该第二晶片；一接合互连结构，延伸穿过该接合介电质结构以接合且电气连接该第一晶片及该第二晶片；以及一接合虚拟图案，延伸穿过该接合介电质结构以接合该第一晶片及该第二晶片，其中该接合虚拟图案为导电的且为电气浮动的。
[0006]根据本揭露的一些实施例，一种形成晶片堆叠的方法包含以下步骤：将一第一接合层、第一金属晶片互连结构，及第一虚拟金属特征形成在一第一晶片上，该第一晶片包含一第一半导体基板；将一第二接合层、第二金属晶片互连结构，及第二虚拟金属特征形成在一第二晶片上，该第二晶片包含一第二半导体基板；将第二金属晶片互连结构及第二虚拟
金属特征形成在该第二接合层中；将该第一晶片及该第二晶片对齐，使得所述第一金属晶片互连结构接触所述第二金属晶片互连结构且所述第一虚拟金属特征接触所述第二虚拟金属特征；以及接合该第一晶片及该第二晶片，使得所述第一金属晶片互连结构熔融接合至所述第二金属晶片互连结构且互连该第一晶片及该第二晶片，所述第一虚拟金属特征熔融接合至所述第二虚拟金属特征且形成一接合虚拟图案，且该第一接合层接合至该第二接合层，其中，该接合虚拟图案为电气浮动的，且该第一接合层、该第二接合层，或该第一接合层及该第二接合层两者包含一介电质接合聚合物。
附图说明
[0007]本揭示案的态样当与附图一起阅读时自以下详细描述最好地理解。应注意，根据工业中的标准实习，各种特征未按比例绘制。事实上，各种特征的尺寸可任意地增大或减小以用于论述的清晰性。
[0008]图1为根据本揭示案的各种实施例的集成晶片堆叠10的垂直横截面图；
[0009]图2A为根据本揭示案的各种实施例的包括修改接合结构150A的晶片堆叠10的垂直横截面图；
[0010]图2B为根据本揭示案的各种实施例的包括另一修改接合结构150B的晶片堆叠10的垂直横截面图；
[0011]图3A为根据本揭示案的各种实施例的三维(three
‑
dimensional，3D)装置结构300的简化俯视图；
[0012]图3B为沿图3A的线I
‑
I取得的垂直横截面图；
[0013]图4为展示根据本揭示案的各种实施例的形成图3A与图3B的3D装置结构300的方法的流程图。
[0014]【符号说明】
[0015]10:集成晶片堆叠
[0016]50:介电质囊封层/DE层
[0017]60:贯穿介电质通孔结构/TDV结构
[0018]100:第一晶片
[0019]102:第一半导体基板
[0020]103:第一装置层半导体装置
[0021]104:第一介电质结构
[0022]104A～104F:介电质层
[0023]104G:平坦化层
[0024]106:第一金属特征
[0025]106L:导电接线
[0026]106V:通孔结构
[0027]108:第一触点
[0028]110:第一互连结构
[0029]130:第一密封环
[0030]150:接合结构
[0031]150A:修改接合结构
[0032]150B:修改接合结构
[0033]152:第一接合层
[0034]152B:第一接合层
[0035]154:第二接合层
[0036]154A:第二接合层
[0037]156:接合介电质结构/BDS
[0038]160:接合互连结构/BIS
[0039]160A:第一金属晶片互连结构
[0040]160B:第二金属晶片互连结构
[0041]170:接合虚拟图案/BDP
[0042]170A:第一虚拟金属特征
[0043]170B:第二虚拟金属特征
[0044]200:第二晶片
[0045]202:第二半导体基板
[0046]204:第二介电质结构
[0047]206:第二金属特征
[0048]208:第二触点
[0049]210:第二互连结构
[0050]230:第二密封环
[0051]250:贯穿基板通孔结构/TSV结构
[0052]300:三维装置结构/3D装置结构
[0053]302:RDL结构/重新分布层结构
[0054]304:第三介电质结构
[0055]304A,304B,304C:第三介电质层
[0056]3本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种晶片堆叠，其特征在于，包含：一第一晶片，包含一第一半导体基板；一第二晶片，包含一第二半导体基板；一接合介电质结构，包含一接合聚合物，其中该接合介电质结构接合该第一晶片及该第二晶片；一接合互连结构，延伸穿过该接合介电质结构以接合且电气连接该第一晶片及该第二晶片；以及一接合虚拟图案，延伸穿过该接合介电质结构以接合该第一晶片及该第二晶片，其中该接合虚拟图案为导电的且为电气浮动的。2.根据权利要求1所述的晶片堆叠，其特征在于，该接合介电质结构包含：一第一接合层，覆盖该第一晶片的一第一表面；以及一第二接合层，覆盖该第二晶片的一第一表面且设置在该第一接合层上。3.根据权利要求2所述的晶片堆叠，其特征在于：该第一接合层包含该接合聚合物；以及该第二接合层包含该接合聚合物。4.根据权利要求2所述的晶片堆叠，其特征在于：该第一接合层包含该接合聚合物；该第二接合层包含氧化硅、氮化硅或氮氧化硅；以及该接合聚合物在至少350℃的一温度是热稳定的。5.根据权利要求4所述的晶片堆叠，其特征在于，该接合聚合物包含一环氧树脂、一聚酰亚胺、一苯环丁烯或一聚苯并恶唑。6.根据权利要求2所述的晶片堆叠，其特征在于：该接合互连结构包含设置在该第一接合层中的第一金属晶片互连结构及设置在该第二接合层中的第二金属晶片互连结构；所述第一金属晶片互连结构熔融接合至所述第二金属晶片互连结构中的各别一个；以及所述第一金属晶片互连结构及所述第二金属晶片互连结构包含铜或一铜合金。7.根据权利要求6所述的晶片堆叠，其特征在于：该接合虚拟图案包含设置在该第一接合层中的第一虚拟金属特征及设置在该第二接合层中的第二虚拟金属特征；所述第一虚拟金属特征熔融接合至所述第二虚拟金属特征中的各别一个；以及所述第一虚拟金属特征及所述第二虚拟金属特征包含铜或一铜合金。8.根据权利要求1所述的晶片堆...
【专利技术属性】
技术研发人员：张任远，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。