用于从XPUS到主机处理器的上行通信的对等链路共享制造技术

本公开涉及用于从XPUS到主机处理器的上行通信的对等链路共享。一种处理器单元，包括：第一控制器，用于通过第一链路耦合到主机处理单元；第二控制器，用于通过第二链路耦合到第二处理器单元，其中第二处理器单元经由第三链路耦合到主机中央处理单元；以及电路，用于确定是通过第一链路还是经由第二处理单元通过第二链路向主机中央处理单元发送缓存一致请求。求。求。

【技术实现步骤摘要】
用于从XPUS到主机处理器的上行通信的对等链路共享


[0001]本公开总体涉及计算机开发的领域，更具体而言，涉及用于从处理器单元(processor unit，XPU)到主机处理器的上行通信的对等链路共享。

技术介绍

[0002]跨多个服务器的主机、存储器和处理器单元(XPU)解离是构建系统的一种方式，用于以成本划算并且功率效率高的方式交付高性能。

技术实现思路

[0003]根据本公开的实施例，提供了一种处理器单元，包括：第一控制器，用于通过第一链路耦合到主机处理单元；第二控制器，用于通过第二链路耦合到第二处理器单元，其中所述第二处理器单元经由第三链路耦合到所述主机处理单元；以及电路，用于确定是通过所述第一链路还是经由所述第二处理单元通过所述第二链路向所述主机处理单元发送缓存一致请求。
[0004]根据本公开的实施例，提供了一种方法，包括：由第一处理器单元通过第一链路与主机处理单元通信；由所述第一处理器单元通过第二链路与第二处理器单元通信，其中所述第二处理器单元经由第三链路耦合到所述主机处理单元；并且确定是通过所述第一链本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器单元，包括：第一控制器，用于通过第一链路耦合到主机处理单元；第二控制器，用于通过第二链路耦合到第二处理器单元，其中所述第二处理器单元经由第三链路耦合到所述主机处理单元；以及电路，用于确定是通过所述第一链路还是经由所述第二处理单元通过所述第二链路向所述主机处理单元发送缓存一致请求。2.如权利要求1所述的处理器单元，其中，所述第一链路和所述第三链路各自是根据计算快速链路协议的链路。3.如权利要求1所述的处理器单元，其中，所述电路基于所述第一链路上的可用上行带宽的量来确定是通过所述第一链路还是通过所述第二链路发送所述缓存一致请求。4.如权利要求3所述的处理器单元，其中，所述电路基于可用的链路信用的数目来确定所述第一链路上的可用上行带宽的量。5.如权利要求3所述的处理器单元，其中，所述电路基于原始上行带宽度量来确定所述第一链路上的可用上行带宽的量。6.如权利要求1所述的处理器单元，其中，所述电路基于所述第二链路上的可用带宽的量来确定是通过所述第一链路还是通过所述第二链路发送所述缓存一致请求。7.如权利要求1所述的处理器单元，其中，所述电路基于所述第三链路上的可用上行带宽的量来确定是通过所述第一链路还是通过所述第二链路发送所述缓存一致请求。8.如权利要求7所述的处理器单元，其中，所述电路基于由所述处理器单元从所述第二处理单元接收的去往主机的请求的数目，来确定所述第三链路上的可用上行带宽的量，其中，所述处理器单元通过所述第一链路向所述主机处理单元发送所述去往主机的请求。9.如权利要求1所述的处理器单元，还包括第二电路，用于：跟踪从所述第二处理器单元接收的针对所述主机处理单元的存储器的存储器请求；并且响应来自所述主机处理单元的与这种存储器相关联的窥探请求。10.如权利要求1所述的处理器单元，其中，所述处理器单元和所述第二处理器单元各自是图形处理单元。11.一种方法，包括：由第一处理器单元通过第一链路与主机处理单元通信；由所述第一处...

【专利技术属性】
技术研发人员：拉胡尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：