一种用于FPGA在线升级的SPI接口逻辑IP制造技术

本发明专利技术公开了一种用于FPGA在线升级的SPI接口逻辑IP，包括局部并行总线管理模块、接收FIFO模块、发送FIFO模块、并串转换模块和SPI接口管理模块；局部并行总线管理模块负责局部并行总线的地址锁存、译码，状态寄存器设置功能；接收FIFO模块用于缓存接收数据，发送FIFO模块用于缓存发送数据；并串转换模块负责将并行输入数据转换为串行数据输出，SPI接口管理模块负责SPI接口模式控制、数据转换和SPI接口的对外交联。本发明专利技术具有较强的灵活度和扩展性，可实现不同产品间的快速移植，使用方法简单便捷，无需在FPGA中例化协处理器软核，节省逻辑资源，可实现不同产品间的快速移植，加速产品开发流程。开发流程。开发流程。

【技术实现步骤摘要】
一种用于FPGA在线升级的SPI接口逻辑IP


[0001]本专利技术属于嵌入式设计
，具体涉及一种SPI接口逻辑IP。

技术介绍

[0002]由于SPI接口引脚数量相对较少，使用方便，目前FPGA电路设计中，多使用SPI接口配置FLASH。目前机载设备中的通用处理类硬件模块多采用CPU+FPGA架构，CPU主要实现通用数据处理和网口串口调试等功能，FPGA主要实现常规接口协议控制功能。但是由于机载设备拆装复杂，传统的FPGA升级需拆机箱盖板连接仿真器升级，操作不便；近年来一些FPGA在线升级方法需在FPGA中例化协处理器软核，需进行多级数据转发，造成较大数据延迟和逻辑资源浪费。因此如何设计一种便捷高效的用于FPGA在线升级的SPI接口逻辑IP，是我们迫切需要研究的课题。

技术实现思路

[0003]为了克服现有技术的不足，本专利技术提供了一种用于FPGA在线升级的SPI接口逻辑IP，包括局部并行总线管理模块、接收FIFO模块、发送FIFO模块、并串转换模块和SPI接口管理模块；局部并行总线管理模块负责局部并行总线的地址锁存、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于FPGA在线升级的SPI接口逻辑IP，其特征在于，包括局部并行总线管理模块、接收FIFO模块、发送FIFO模块、并串转换模块和SPI接口管理模块；所述局部并行总线管理模块与主处理器双向连接；局部并行总线管理模块负责局部并行总线的地址锁存、译码，状态寄存器设置功能；所述接收FIFO模块用于缓存接收数据，接收FIFO模块的写入端口连接并串转换模块的并行数据输出RX_DIN，读出端口连接局部并行总线管理模块的输入RX_DOUT，数据数量端口DATA_CNT接串并转换模块；所述发送FIFO模块用于缓存发送数据，发送FIFO模块的写入端口TX_DIN连接局部并行总线管理模块，读出端口TX_DOUT和FIFO空指示信号EMPTY连接并串转换模块；所述并串转换模块负责将并行输入数据转换为串行数据输出，输出信号FSX、C...

【专利技术属性】
技术研发人员：李彦波，周明杰，
申请(专利权)人：中国航空工业集团公司洛阳电光设备研究所，
类型：发明
国别省市：