Chisel断言语言的类SVA扩展及形式化验证方法技术

本发明专利技术公开了一种Chisel断言语言的类SVA扩展及形式化验证方法，其步骤包括：1)将SVA支持的若干算子引入Chisel断言语言中，得到断言语言中对应的扩展算子；2)接收用户编写的算子序列；3)将Chisel硬件设计代码编译成FIRRTL，并利用FIRRTL生成设计代码的迁移系统；4)在FIRRTL层次生成相应的B

【技术实现步骤摘要】
Chisel断言语言的类SVA扩展及形式化验证方法


[0001]本专利技术属于硬件设计验证领域和硬件可靠性领域，涉及一种Chisel断言语言的类SVA扩展及形式化验证方法，主要应用于使用Chisel语言的寄存器传输级(Register Transfer Level)硬件设计中。

技术介绍

[0002]Chisel由加州伯克利的Bachrach等人于2012年提出，是一种基于Scala的硬件构建语言，具有参数化、模块化、复用性高的特点。由于其与敏捷开发的理念一致，已经被广泛得使用于RISC
‑
V处理器和片上系统(System On Chip，简称SoC)设计中，例如加州伯克利开发的开源SoC生成器Rocket Chip、RISC
‑
V处理器BOOM，以及中科院计算所开发的RISC
‑
V处理器“果壳”和“香山”。
[0003]Chisel自身的断言语言较为简单，只支持最基本的布尔表达式断言，即要求断言内的布尔表达式在硬件运行中值恒为“1”。在官方配套的验证工具ChiselTest中，允许本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Chisel断言语言的类SVA扩展及形式化验证方法，其步骤包括：1)将SVA支持的若干算子引入Chisel断言语言中，得到Chisel断言语言中对应的扩展算子；2)接收用户利用Chisel断言语言中的算子及所述扩展算子编写的算子序列；所述算子序列为待验证的Chisel断言；3)将Chisel硬件设计对应的代码编译成Chisel的中间表示语言FIRRTL，并利用所述中间表示语言FIRRTL生成所述Chisel硬件设计对应的迁移系统；所述中间表示语言FIRRTL包括High FIRRTL和Low FIRRTL；利用FIRRTL提供的Annotation对所述算子序列进行编译并维护所述Chisel硬件设计的代码和所述算子序列的同名信号一致性；4)在FIRRTL层次对编译后的所述算子序列添加部分语义信息，得到所述算子序列刻画的时序性质，以字符串的形式作为中间输出，并调用外部工具Spot接收所述字符串生成相应的B
ü
chi自动机；5)调整B
ü
chi自动机的结构，使得B
ü
chi自动机中的每个状态在其对应的输入信息固定时只有唯一的后继状态，然后将结构调整后的B
ü
chi自动机翻译到FIRRTL的迁移系统上，得到所述Chisel断言转换后的迁移系统；6)将所述Chisel断言转换后的迁移系统与所述Chisel硬件设计对应的迁移系统利用步骤3)维护的信号一致性做同步，得到一全局FIRRTL迁移系统；7)将所述全局FIRRTL迁移系统是否为空这一活性性质编码成安全性质，以适应所选硬件模型检测工具；然后将所述全局FIRRTL迁移系统编译成该所选硬件模型检测工具能够...

【专利技术属性】
技术研发人员：于世禛，董一凡，李勇，吴志林，杨大卫，张立军，
申请(专利权)人：中国科学院软件研究所，
类型：发明
国别省市：