一种电容测试结构及测试方法技术

本发明专利技术公开了一种电容测试结构及测试方法，所述测试方法包括如下步骤：步骤S1，在短接的源漏端施加一固定的小于该MOS器件的开启电压的漏极电压；步骤S2，在栅极端施加扫描电压，使电容器件始终处于线性工作状态下；步骤S3，获取漏极电流，建立所述漏极电流与栅源电压的关系模型；步骤S4，根据获得的所述漏极电流与栅源电压的关系模型得到跨导栅极电压曲线，从而得到电容随栅极电压变化的曲线，本发明专利技术解决了传统C

【技术实现步骤摘要】
一种电容测试结构及测试方法


[0001]本专利技术涉及半导体器件测试
，特别是涉及一种新型器件电容测试结构及测试方法。

技术介绍

[0002]在半导体测试领域，为正确表征测量MOS器件的电容，一般使用栅极
‑
衬底电容的测试方法，即在栅极端施加signal的电压信号，在衬底的Bulk端收集信号，即可以在MOS电容器上进行简单的C
‑
V扫描(栅极至衬底)，用来表征MOS栅极电容随Gate端电压的变化趋势，但此种测试方法只适用于精确测试Width/Length尺寸较大的的MOS器件的电容。
[0003]对如图1所示结构的NMOS器件，在P阱(PW)80中从一侧至另一侧依次设置有高浓度N型掺杂(N+)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26，在高浓度N型掺杂(N+)22和高浓度N型掺杂(N+)24之间为P阱(PW)80的一部分，在该部分上沉积二氧化硅(SiO2)30，然后在30上形成栅极Gate，在高浓度N型掺杂(N+)24和高浓度P型掺杂(P+)26间使用浅沟槽(STI)10进行隔本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容测试结构，包括源端、漏端、栅极以及衬底端，源漏端短接，其特征在于：在短接的源漏端施加一固定的小于该MOS器件的开启电压的漏极电压(Vds)，在栅极端施加扫描电压，使电容器件始终处于线性工作状态下。2.如权利要求1所述的一种电容测试结构，其特征在于：通过监测漏极电流(Id)随栅源电压(Vgs)的变化曲线，根据所述漏极电流(Id)随栅源电压(Vgs)的变化曲线获取跨导栅极电压曲线，从而得到电容随栅极电压变化的曲线。3.如权利要求2所述的一种电容测试结构，其特征在于：所述扫描电压的电压范围为0
‑
1.2V。4.如权利要求2所述的一种电容测试结构，其特征在于：通过在短接的源漏端串入电流表测量所述漏极电流(Id)，获取所述漏极电流(Id)随栅源电压(Vgs)的变化曲线。5.如权利要求4所述的一种电...

【专利技术属性】
技术研发人员：李哲，秋沉沉，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：