双栅极器件的制备方法及双栅极器件技术

本发明专利技术提供了一种双栅极器件的制备方法及双栅极器件，该方法包括：制备底栅极；在底栅极上制备底栅介质层；将单层或多层低维材料覆盖至底栅介质层；在低维材料上制备顶栅介质层；在顶栅介质层上制备顶栅极；将电子束负胶覆盖在顶栅介质层及顶栅极和低维材料上并对其图形化和刻蚀；将电子束正胶覆盖在衬底上并对其图形化和刻蚀，暴露低维材料同时形成电极掩膜；刻蚀掉暴露出的低维材料；对电子束负胶覆盖的剩余部分低维材料镀膜，得到与低维材料两端侧面接触的端接触电极，制备出端接触双栅极器件。通过上述方案能缩减器件尺寸，深入研究多层低维材料在双栅极器件中的工作机理，增强栅极对导电沟道的控制力，提高器件性能。提高器件性能。提高器件性能。

【技术实现步骤摘要】
双栅极器件的制备方法及双栅极器件


[0001]本专利技术涉及半导体
，尤其涉及一种双栅极器件的制备方法及双栅极器件。

技术介绍

[0002]目前的研究结果显示，低维材料既可实现中大规模集成电路，又可实现多种器件，并且通过简单的工艺可与硅基无源器件实现集成，因此具有巨大的潜力。随着对集成电路性能需求的不断提高，减小器件尺寸是业界备受关注的问题，减小器件尺寸又不影响器件性能的方法主要有两种，一种是缩小沟道长度，另外一种是缩小接触尺寸。缩小沟道长度会导致短沟道效应致使器件关断受阻，功耗提高。
[0003]现有技术中，对于制备器件过程电极与低维材料具有两种接触方式，如图1所示的边接触和图2所示的端接触。端接触在研究多层低维材料薄膜器件工作机理，构建小尺寸器件等方面具有广泛用途。2015年，美国IBM T.J.Watson研究中心的Cao Q.等人为进一步减小集成电路中双栅极器件的尺寸，首次批量制备了低维材料端接触双栅极器件，在850℃的条件下经过固态碳化反应实现了电极与低维材料端接触，实验温度过高对工艺不友好同时高温下电极容易变形。201本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双栅极器件的制备方法，其特征在于，包括：在目标衬底上制备底栅极；在底栅极上制备底栅介质层；将低维材料覆盖至底栅介质层；在低维材料上制备顶栅介质层；在顶栅介质层上制备顶栅极；将电子束负胶覆盖在置于低维材料上的顶栅介质层及顶栅极和所述低维材料上；对电子束负胶进行图形化和刻蚀，以暴露出欲去除部分的低维材料；将电子束正胶覆盖在覆盖有电子束负胶的顶栅介质层及顶栅极和低维材料上；对电子束正胶进行图形化和刻蚀，以形成源电极及漏电极的掩膜图形；利用设定气体等离子体刻蚀掉暴露出的部分的低维材料；基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，以得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极，形成端接触双栅极器件；其中，在设定气体等离子体为具有各向异性的刻蚀方式的情况下，所述设定镀膜方式为具有各向异性或各向同性的镀膜方式。2.如权利要求1所述的双栅极器件的制备方法，其特征在于，所述电子束负胶为HSQ负胶。3.如权利要求1所述的双栅极器件的制备方法，其特征在于，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为电子束蒸发。4.如权利要求1所述的双栅极器件的制备方法，其特征在于，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为磁控溅射。5.如权利要求1所述的双栅极器件的制备方法，其特征在于，基于源电极及漏电极的掩膜图...

【专利技术属性】
技术研发人员：杨雷静，李昊，忻向军，张琦，饶岚，王拥军，田清华，田凤，
申请(专利权)人：北京邮电大学，
类型：发明
国别省市：