一种状态切换控制装置制造方法及图纸

本发明专利技术涉及一种状态切换控制装置，属于电源管理技术领域。该状态切换控制装置中，设置有逻辑切换控制电路、模式退出延时控制电路和延时触发电路；其中，逻辑切换控制电路分别与模式退出延时控制电路和延时触发电路连接；模式退出延时控制电路和延时触发电路连接。本发明专利技术通过逻辑切换控制电路根据电压V

【技术实现步骤摘要】
一种状态切换控制装置


[0001]本专利技术涉及电源管理
，特别是涉及一种状态切换控制装置。

技术介绍

[0002]随着电力电子技术的迅速发展，便携式、消费类电子产品不断普及，反激式拓扑由于其结构简单、可靠性高、成本低等优点，在不同功率等级的开关电源中得到广泛应用。
[0003]图1为通常反激开关电源拓扑中使用并联稳压集成电路TL431和光耦芯片检测输出电压的示意图，次级侧输出电压经过电阻分压，再由光耦芯片反馈回初级侧芯片的管脚FB，芯片根据光耦芯片反馈信号的大小，控制输出DRV的占空比，从而达到芯片根据输出电压水平自适应调节转换功率的目的。通常在轻载模式下，为了降低开关损耗，反激芯片会进入Burst Mode（即突发模式）。
[0004]如图2所示，该模式下，由于输出负载减小，电压V
FB
随之下降，当电压V
FB
低于设定值V2时，芯片的输出DRV停止，随后输出电压下降，反馈电压V
FB
回升到大于V1，芯片重新开始输出DRV，输出电压随即上升，电压V
FB
再次降低到设定值V2，再次进入Burst Mode，从而降低轻载时的功耗。
[0005]在图1中，可以得到反馈环路的传递函数如式（1）所示：（1）由式（1）计算出相应的零、极点位置，并依据不同补偿方法放置零、极点位置，达到环路良好的反馈控制效果。
[0006]在图1中反激拓扑的初级侧，光耦芯片反馈端（即管脚FB）通过上拉电阻R
pullup
串联至电源V
CC
形成上拉电路。当负载很轻的时候，芯片进入Burst Mode，间歇输出DRV。如果在芯片处于Burst Mode时候，当负载突然增大，为了更快速地响应负载变化，可以通过减小R
pullup
电阻的方式来减小电压V
FB
的调整时间，以优化装置响应。但这种做法也存在一定的风险，分析如下：反激变换器一般会使用电阻（如图1所示的R
CS
）采样初级电流值（采样值用V
CS
表示），采样值V
CS
送入芯片内部与管脚FB的分压电压进行比较，用以控制芯片的DRV信号占空比；基于上述描述，减小R
pullup
电阻会减小电压V
FB
调整时间，但同时电压V
FB
也会产生一个电压突变，如果该突变过于陡峭，会导致装置环路存在振荡风险，威胁整个装置稳定性。
[0007]基于此，迫切需要设计一种受控的加速电压V
FB
响应的控制电路，以解决Burst Mode退出可能造成的设备停机以及装置不稳定的风险。

技术实现思路

[0008]本专利技术的目的是提供一种状态切换控制装置，能够有效杜绝因突发模式退出所造成的设备停机和装置不稳定的风险出现。
[0009]为实现上述目的，本专利技术提供了如下方案：一种状态切换控制装置，包括：逻辑切换控制电路、模式退出延时控制电路和延时触发电路；所述逻辑切换控制电路分别与所述模式退出延时控制电路和所述延时触发电路连接；所述模式退出延时控制电路和所述延时触发电路连接；逻辑切换控制电路用于根据电压V
FB
生成触发信号；所述触发信号触发所述模式退出延时控制电路开始工作，并生成计数信号；所述计数信号触发所述延时触发电路进行工作，并生成驱动信号；基于所述驱动信号实现状态切换控制。
[0010]优选地，所述逻辑切换控制电路包括：比较模块、复位模块、逻辑模块和DRV逻辑控制模块；所述比较模块与所述复位模块连接；所述复位模块与所述逻辑模块连接；所述逻辑模块分别与所述模式退出延时控制电路和所述延时触发电路连接；所述复位模块与所述模式退出延时控制电路连接；所述比较模块基于所述电压V
FB
生成响应信号；所述复位模块基于所述响应信号生成所述触发信号；所述比较模块与所述DRV逻辑控制模块连接；所述DRV逻辑控制模块用于控制是否输出DRV。
[0011]优选地，所述比较模块包括：滞环比较器U3、滞环比较器U2和滞环比较器U1；所述滞环比较器U3的第一输入端、所述滞环比较器U2的第一输入端和所述滞环比较器U1的第一输入端均用于输入电压V
FB
；所述滞环比较器U3的第二输入端、所述滞环比较器U2的第二输入端和所述滞环比较器U1的第二输入端均用于输入电压阈值信号；所述滞环比较器U3的输出端、所述滞环比较器U2的输出端和所述滞环比较器U1的输出端均与所述复位模块连接，且所述滞环比较器U1的输出端与所述DRV逻辑控制模块连接。
[0012]优选地，所述复位模块包括：复位器U4和复位器U12；所述复位器U4的S端与所述滞环比较器U3的输出端连接；所述复位器U4的R端与所述DRV逻辑控制模块连接；所述复位器U4的Q端与逻辑模块连接；所述复位器U12的S端与所述滞环比较器U2的输出端连接；所述复位器U12的R端与所述滞环比较器U1的输出端连接；所述复位器U12的Q端与所述模式退出延时控制电路连接。
[0013]优选地，所述逻辑模块为或门；所述或门的第一输入端与所述复位器U4的Q端连接；所述或门的第二输入端与所述模式退出延时控制电路连接；所述或门的输出端与所述延时触发电路连接。
[0014]优选地，所述模式退出延时控制电路包括：移位计数模块和计数生成模块；所述移位计数模块分别与所述复位器U12的Q端和所述计数生成模块连接；所述计数生成模块与所述或门的第二输入端连接。
[0015]优选地，所述移位计数模块包括：多个D触发器；多个所述D触发器的RST端均与所述复位器U12的Q端连接；第一个D触发器的CLK端与所述计数生成模块连接；多个所述D触发器的D端均与其自身的端连接；除第一个D触发器外，其他D触发器的时钟输入信号均为与其相邻的上一D触发器的输出信号；多个所述D触发器的Q端均与所述延时触发电路连接；所述D触发器的Q端用于生成输出信号。
[0016]优选地，所述计数生成模块包括：第一与门、反相器和第二与门；所述第一与门的输入端用于输入计数开始信号；所述第一与门的输出端与所述反相器的输入端连接；所述反相器的输出端和所述或门的第二输入端均与所述第二与门的第二输入端连接；所述第二与门的第一输入端用于输入固定时钟信号；所述第二与门的输出端与第一个D触发器的CLK端连接。
[0017]优选地，所述延时触发电路包括：延时触发器和状态控制模块；多个所述D触发器的Q端均与所述延时触发器连接；所述延时触发器的与所述状态控制模块连接。
[0018]优选地，所述状态控制模块包括：依次级联的MOS开关K1、MOS开关K2、MOS开关K3和MOS开关K4，依次级联的电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和上拉电阻R
pullup
，以及MOS开关K5和光耦芯片；所述MOS开关K1、所述MOS开关K2、所述MOS开关K3、所述MOS开关K4均与所述延时触发器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种状态切换控制装置，其特征在于，包括：逻辑切换控制电路、模式退出延时控制电路和延时触发电路；所述逻辑切换控制电路分别与所述模式退出延时控制电路和所述延时触发电路连接；所述模式退出延时控制电路和所述延时触发电路连接；逻辑切换控制电路用于根据电压V
FB
生成触发信号；所述触发信号触发所述模式退出延时控制电路开始工作，并生成计数信号；所述计数信号触发所述延时触发电路进行工作，并生成驱动信号；基于所述驱动信号实现状态切换控制。2.根据权利要求1所述的状态切换控制装置，其特征在于，所述逻辑切换控制电路包括：比较模块、复位模块、逻辑模块和DRV逻辑控制模块；所述比较模块与所述复位模块连接；所述复位模块与所述逻辑模块连接；所述逻辑模块分别与所述模式退出延时控制电路和所述延时触发电路连接；所述复位模块与所述模式退出延时控制电路连接；所述比较模块基于所述电压V
FB
生成响应信号；所述复位模块基于所述响应信号生成所述触发信号；所述比较模块与所述DRV逻辑控制模块连接；所述DRV逻辑控制模块用于控制是否输出DRV。3.根据权利要求2所述的状态切换控制装置，其特征在于，所述比较模块包括：滞环比较器U3、滞环比较器U2和滞环比较器U1；所述滞环比较器U3的第一输入端、所述滞环比较器U2的第一输入端和所述滞环比较器U1的第一输入端均用于输入电压V
FB
；所述滞环比较器U3的第二输入端、所述滞环比较器U2的第二输入端和所述滞环比较器U1的第二输入端均用于输入电压阈值信号；所述滞环比较器U3的输出端、所述滞环比较器U2的输出端和所述滞环比较器U1的输出端均与所述复位模块连接，且所述滞环比较器U1的输出端与所述DRV逻辑控制模块连接。4.根据权利要求3所述的状态切换控制装置，其特征在于，所述复位模块包括：复位器U4和复位器U12；所述复位器U4的S端与所述滞环比较器U3的输出端连接；所述复位器U4的R端与所述DRV逻辑控制模块连接；所述复位器U4的Q端与逻辑模块连接；所述复位器U12的S端与所述滞环比较器U2的输出端连接；所述复位器U12的R端与所述滞环比较器U1的输出端连接；所述复位器U12的Q端与所述模式退出延时控制电路连接。5.根据权利要求4所述的状态切换控制装置，其特征在于，所述逻辑模块为或门；所述或门的第一输入端与所述复位器U4的Q端连接；所述或门的第二输入...

【专利技术属性】
技术研发人员：任俊，袁鑫铭，
申请(专利权)人：成都智融微电子有限公司，
类型：发明
国别省市：