一种电源钳位静电释放防护电路制造技术

本申请公开了一种电源钳位静电释放防护电路，电源钳位静电释放防护电路连接在电源和地之间，电路包括：侦测电路、触发电路和钳位电路。其中，侦测电路，用于当电源对地的正向静电释放脉冲时，向触发电路发送静电释放信号；触发电路，用于当接收到静电释放信号时，使分压模块导通；钳位电路，用于释放静电释放脉冲；钳位电路包括分压模块和第一晶体管；第一晶体管和分压模块串联在电源和地线之间，分压模块用于降低第一晶体管两端的电压。通过钳位电路中与晶体管串联的分压模块降低了钳位电路中的晶体管上的电压，使得电源正常工作时在晶体管上的电压小于晶体管寄生三极管路径导通的最小电压，从而降低了电源钳位电路闩锁的风险。从而降低了电源钳位电路闩锁的风险。从而降低了电源钳位电路闩锁的风险。

【技术实现步骤摘要】
一种电源钳位静电释放防护电路


[0001]本申请涉及电源
，尤其涉及一种电源钳位静电释放防护电路。

技术介绍

[0002]在集成电路的工艺厂生产制备阶段、运输阶段、系统集成阶段以及用户的使用的过程中，都有可能在芯片管脚上发生静电释放(Electro Static discharge，ESD)现象，对芯片造成损坏。这种现象为芯片管脚连接的电源产生瞬间的高压静电脉冲，此类脉冲将会流经芯片的内部电路，使得芯片的内部电路损坏，无法正常的工作。
[0003]目前，为了防止ESD损伤芯片的内部电路，可以在电源和地线之间连接一个电源钳位电路对ESD进行防护。但，对于一些电压较高的电源来说，电源在正常工作时的电压可能大于电源钳位电路中晶体管导通的最小电压，因此电源钳位电路存在闩锁的风险，影响电源的正常工作。

技术实现思路

[0004]为了解决上述技术问题，本申请提供了一种电源钳位电路，用于降低电源钳位电路闩锁的风险，从而降低了电源钳位电路影响电源正常工作的风险。
[0005]为了实现上述目的，本申请实施例提供的技术方案如下：
[0006]本申请实施例提供一种电源钳位静电释放防护电路，电源钳位静电释放防护电路连接在电源和地之间，电路包括：侦测电路、触发电路和钳位电路；
[0007]侦测电路，用于当电源对地的正向静电释放脉冲时，向触发电路发送静电释放信号；
[0008]触发电路，用于当接收到静电释放信号时，使分压模块导通；
[0009]钳位电路，用于释放静电释放脉冲；r/>[0010]钳位电路包括分压模块和第一晶体管；
[0011]第一晶体管和分压模块串联在电源和地线之间，分压模块用于降低第一晶体管两端的电压。
[0012]作为一种可能的实施方式，分压模块包括：一个第一二极管；
[0013]第一二极管与第一晶体管串联；
[0014]第一二极管的阳极靠近电源，第一二极管的阴极靠近地线。
[0015]作为一种可能的实施方式，分压模块包括：多个第一二极管；所有第一二极管串联；
[0016]每个第一二极管的阳极靠近电源，每个第一二极管的阴极靠近地线。
[0017]作为一种可能的实施方式，分压模块包括：一个MOS管；
[0018]MOS管的栅极和MOS管的漏极连接；MOS管的漏极靠近电源，MOS管的源极靠近地线；MOS管的衬底连接地线。
[0019]作为一种可能的实施方式，分压模块包括：一个MOS管；
[0020]MOS管的源极和MOS管的衬底连接；MOS管的栅极和MOS管的漏极连接；MOS管的源极靠近电源，MOS管的漏极靠近地线。
[0021]作为一种可能的实施方式，分压模块包括：多个MOS管；所有MOS管串联
[0022]每个MOS管的栅极和MOS管的漏极连接；每个MOS管的漏极靠近电源，每个MOS管的源极靠近地线；每个MOS管的衬底连接地线。
[0023]作为一种可能的实施方式，分压模块包括：多个MOS管；所有MOS管串联
[0024]每个MOS管的源极和MOS管的衬底连接；每个MOS管的栅极和MOS管的漏极连接；每个MOS管的源极靠近电源，每个MOS管的漏极靠近地线。
[0025]作为一种可能的实施方式，第一晶体管的漏极通过分压模块连接电源；第一晶体管的源极和第一晶体管的衬底均连接地线；
[0026]或，第一晶体管的漏极连接电源；第一晶体管的源极和第一晶体管的衬底均通过分压模块连接地线。
[0027]作为一种可能的实施方式，电路还包括：反向钳位电路；反向钳位电路包括第二二极管；第二二极管的阳极连接地线；第二二极管的阴极连接电源。
[0028]作为一种可能的实施方式，侦测电路包括：电容；
[0029]电容的一端连接电源，另一端分别连接地线和触发电路。
[0030]作为一种可能的实施方式，触发电路包括：第二晶体管和第三晶体管；
[0031]第二晶体管的栅极连接侦测电路；第二晶体管的漏极和第三晶体管的漏极连接电源；第二晶体管的源极和第二晶体管的衬底均连接第三晶体管的栅极；第三晶体管的源极和第三晶体管的衬底均连接地线。
[0032]通过上述技术方案可知，本申请具有以下有益效果：
[0033]本申请实施例提供了一种电源钳位静电释放防护电路，电源钳位静电释放防护电路连接在电源和地之间，电路包括：侦测电路、触发电路和钳位电路。其中，侦测电路，用于当电源对地的正向静电释放脉冲时，向触发电路发送静电释放信号；触发电路，用于当接收到静电释放信号时，使分压模块导通；钳位电路，用于释放静电释放脉冲；钳位电路包括分压模块和第一晶体管；第一晶体管和分压模块串联在电源和地线之间，分压模块用于降低第一晶体管两端的电压。
[0034]由上可知，本申请提供的电源钳位静电释放防护电路，通过钳位电路中与晶体管串联的分压模块降低了钳位电路中的晶体管上的电压，使得电源正常工作时在晶体管上的电压小于晶体管寄生三极管路径导通的最小电压，从而降低了电源钳位电路闩锁的风险，减小了电源钳位电路影响电源的正常工作的风险。
附图说明
[0035]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1为本申请实施例提供的一种电源钳位静电释放防护电路结构示意图；
[0037]图2为本申请实施例提供的一种电源钳位静电释放防护电路结构示意图；
[0038]图3为本申请实施例提供的一种电源钳位静电释放防护电路结构示意图；
[0039]图4为本申请实施例提供的一种电源钳位静电释放防护电路结构示意图；
[0040]图5为本申请实施例提供的一种电源钳位静电释放防护电路结构示意图；
[0041]图6为本申请实施例提供的一种电源钳位静电释放防护电路结构示意图；
[0042]图7为本申请实施例提供的一种电源钳位静电释放防护电路结构示意图。
具体实施方式
[0043]为了帮助更好地理解本申请实施例提供的方案，在介绍本申请实施例提供的方法之前，先介绍本申请实施例方案的应用的场景。
[0044]在集成电路的工艺厂生产制备阶段、运输阶段、系统集成阶段以及用户的使用的过程中，都有可能在芯片管脚上发生静电释放(Electro Static discharge，ESD)现象，对芯片造成损坏。这种现象为芯片管脚连接的电源产生瞬间的高压静电脉冲，此类脉冲将会流经芯片的内部电路，使得芯片的内部电路损坏，无法正常的工作。
[0045]目前，为了防止ESD损伤芯片的内部电路，可以在电源和地线之间连接一个电源钳位电路对ESD进行防护。但，对于一些电压较高的电源来说，电源在正常工作时的电压可能大于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电源钳位静电释放防护电路，其特征在于，所述电源钳位静电释放防护电路连接在电源和地之间，所述电路包括：侦测电路、触发电路和钳位电路；所述侦测电路，用于当所述电源对地的正向静电释放脉冲时，向所述触发电路发送静电释放信号；所述触发电路，用于当接收到所述静电释放信号时，使分压模块导通；所述钳位电路，用于释放静电释放脉冲；所述钳位电路包括所述分压模块和第一晶体管；所述第一晶体管和所述分压模块串联在所述电源和地线之间，所述分压模块用于降低所述第一晶体管两端的电压。2.根据权利要求1所述的电路，其特征在于，所述分压模块包括：一个第一二极管；所述第一二极管与所述第一晶体管串联；所述第一二极管的阳极靠近所述电源，所述第一二极管的阴极靠近地线。3.根据权利要求1所述的电路，其特征在于，所述分压模块包括：多个第一二极管；所有所述第一二极管串联；每个所述第一二极管的阳极靠近所述电源，每个所述第一二极管的阴极靠近地线。4.根据权利要求1所述的电路，其特征在于，所述分压模块包括：一个MOS管；所述MOS管的栅极和所述MOS管的漏极连接；所述MOS管的漏极靠近所述电源，所述MOS管的源极靠近地线；所述MOS管的衬底连接地线。5.根据权利要求1所述的电路，其特征在于，所述分压模块包括：一个MOS管；所述MOS管的源极和所述MOS管的衬底连接；所述MOS管的栅极和所述MOS管的漏极连接；所述MOS管的源极靠近所述电源，所述MOS管的漏极靠近地线。6.根据权利要求1所述的电路，其特征在于，所述分压模块包括：多个MOS管；所有所...

【专利技术属性】
技术研发人员：夹丹丹，王伟，程剑涛，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：新型
国别省市：