本发明专利技术提供一种摆率增强电路，包括：阈值检测模块，用于检测差分输入电压的两电压之差是否超出设定阈值，并根据检测结果对第一电流和第二电流进行输出控制；上升沿摆率控制模块，用于在正输入电压与负输入电压之差超出设定阈值时，基于第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率；下降沿摆率控制模块，用于在负输入电压与正输入电压之差超出设定阈值时，基于第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率。通过本发明专利技术提供的摆率增强电路，解决了现有通过增大运放的偏置电流来增强摆率导致更大功率损耗、减小增益和增大噪声的问题。减小增益和增大噪声的问题。减小增益和增大噪声的问题。
【技术实现步骤摘要】
摆率增强电路、方法及运算放大器
[0001]本专利技术涉及集成电路设计
，特别是涉及一种摆率增强电路、方法及运算放大器。
技术介绍
[0002]运算放大器(简称“运放”)是具有很高放大倍数的电路单元，是目前很多电子电路应用中的重要组成部分，宽带宽和高摆率是对快速运放最基本的要求。
[0003]运放的建立时间(setup)反映了运放瞬态响应能力，是运放应用过程中的重要考察目标。在单位增益下输入方波信号衡量运放的建立时间，如图1所示，输出波形可以被分成3个阶段：死区阶段(Deadtime)、摆率阶段(slewing)和建立阶段(settling)；其中，死区阶段(Deadtime)和建立阶段(settling)是由小信号速度(带宽)确定的，而摆率阶段(slewing)则完全取决于大信号速度(摆率)。
[0004]带宽可以通过合适的补偿技术进行提高，摆率的提高可以通过增大运放的偏置电流来实现，但是，增大偏置电流会导致更大的功率损耗、减小增益和增大噪声。因此，提出一种新的增强摆率的技术方案，是本领域技术人员迫切需要解决的技术问题。
技术实现思路
[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种摆率增强电路、方法及运算放大器，用于解决现有通过增大运放的偏置电流来增强摆率导致更大功率损耗、减小增益和增大噪声的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种摆率增强电路，所述摆率增强电路包括：阈值检测模块、上升沿摆率控制模块及下降沿摆率控制模块；
[0007]所述阈值检测模块用于检测差分输入电压的两电压之差是否超出设定阈值，并根据检测结果对第一电流和第二电流进行输出控制；
[0008]所述上升沿摆率控制模块连接所述阈值检测模块的第一输出端，用于在正输入电压与负输入电压之差超出所述设定阈值时，基于所述第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率；
[0009]所述下降沿摆率控制模块连接所述阈值检测模块的第二输出端，用于在所述负输入电压与所述正输入电压之差超出所述设定阈值时，基于所述第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率。
[0010]可选地，所述阈值检测模块包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管及第八MOS管；所述第一MOS管的栅极连接所述第二MOS管的栅极并连接偏置电压，源极连接电源电压，漏极连接所述第三MOS管的源极和所述第四MOS管的源极；所述第二MOS管的源极连接所述电源电压，漏极连接所述第五MOS管的源极；所述第三MOS管的栅极连接所述正输入电压，漏极连接所述第六MOS管的漏极；所述第四MOS管的栅极连接所述第五MOS管的栅极并连接所述负输入电压，漏极连接所述第七MOS管的漏
极并作为所述阈值检测模块的第一输出端；所述第五MOS管的漏极连接所述第八MOS管的漏极并作为所述阈值检测模块的第二输出端；所述第六MOS管的栅极连接其漏极并连接所述第七MOS管的栅极和所述第八MOS管的栅极，源极接地；所述第七MOS管的源极和所述第八MOS管的源极接地。
[0011]可选地，所述第一MOS管的宽长比和所述第二MOS管的宽长比满足m/(m+1)<(W/L)_M2:(W/L)_M1<1，所述第三MOS管的宽长比和所述第四MOS管的宽长比满足(W/L)_M3:(W/L)_M4＝m:1，所述第六MOS管的宽长比、所述第七MOS管的宽长比和所述第八MOS管的宽长比满足(W/L)_M6:(W/L)_M7:(W/L)_M8＝1:1:1；其中，m>1。
[0012]可选地，所述上升沿摆率控制模块包括：第九MOS管及第十MOS管；所述第九MOS管的栅极连接其漏极并连接所述第十MOS管的栅极，源极接地，漏极连接所述阈值检测模块的第一输出端；所述第十MOS管的源极接地，漏极作为所述摆率增强电路的放电端以连接运算放大器输出级PMOS管的栅极。
[0013]可选地，所述第九MOS管的宽长比和所述第十MOS管的宽长比满足(W/L)_M9:(W/L)_M10＝1:n，通过设置n的值来控制上升沿摆率的大小；其中，n>0。
[0014]可选地，所述下降沿摆率控制模块包括：第十一MOS管及第十二MOS管；所述第十一MOS管的栅极连接其漏极并连接所述第十二MOS管的栅极，源极连接电源电压，漏极连接所述阈值检测模块的第二输出端；所述第十二MOS管的源极连接所述电源电压，漏极作为所述摆率增强电路的充电端以连接运算放大器输出级NMOS管的栅极。
[0015]可选地，所述第十一MOS管的宽长比和所述第十二MOS管的宽长比满足(W/L)_M11:(W/L)_M12＝1:p，通过设置p的值来控制下降沿摆率的大小；其中，p>0。
[0016]本专利技术还提供一种运算放大器，所述运算放大器包括：如上任一项所述的摆率增强电路及运放电路；其中，所述摆率增强电路的放电端连接所述运放电路中输出级PMOS管的栅极，所述摆率增强电路的充电端连接所述运放电路中输出级NMOS管的栅极。
[0017]可选地，所述运放电路采用密勒电容补偿技术。
[0018]本专利技术还提供一种运算放大器的摆率增强方法，所述摆率增强方法包括：
[0019]检测差分输入电压的两电压之差是否超出设定阈值；
[0020]若正输入电压与负输入电压之差超出所述设定阈值，则基于第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率；
[0021]若所述负输入电压与所述正输入电压之差超出所述设定阈值，则基于第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率。
[0022]如上所述，本专利技术的摆率增强电路、方法及运算放大器，通过摆率增强电路的设计，实现当运算放大器处在小信号稳态工作时，不影响运算放大器的增益和带宽大小，并保证较低的工作功耗，只有当运算放大器输入大信号引起瞬态变化时，通过检测差分输入电压的两电压之差是否超出设定阈值，并在超出设定阈值时给相应输出级MOS管的栅极电容充/放电，以此增加输出波形上升沿摆率或下降沿摆率，缩短摆率阶段的时间，使输出快速响应建立。
附图说明
[0023]图1显示为现有运算放大器的瞬态响应波形图。
[0024]图2显示为本专利技术摆率增强电路的电路图。
[0025]图3显示为本专利技术运算放大器的电路图。
[0026]图4显示为本专利技术运算放大器的测试电路图。
[0027]图5显示为本专利技术和现有运算放大器的仿真波形图。
[0028]元件标号说明
[0029]100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
摆率增强电路
[0030]101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种摆率增强电路，其特征在于，所述摆率增强电路包括：阈值检测模块、上升沿摆率控制模块及下降沿摆率控制模块；所述阈值检测模块用于检测差分输入电压的两电压之差是否超出设定阈值，并根据检测结果对第一电流和第二电流进行输出控制；所述上升沿摆率控制模块连接所述阈值检测模块的第一输出端，用于在正输入电压与负输入电压之差超出所述设定阈值时，基于所述第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率；所述下降沿摆率控制模块连接所述阈值检测模块的第二输出端，用于在所述负输入电压与所述正输入电压之差超出所述设定阈值时，基于所述第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率。2.根据权利要求1所述的摆率增强电路，其特征在于，所述阈值检测模块包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管及第八MOS管；所述第一MOS管的栅极连接所述第二MOS管的栅极并连接偏置电压，源极连接电源电压，漏极连接所述第三MOS管的源极和所述第四MOS管的源极；所述第二MOS管的源极连接所述电源电压，漏极连接所述第五MOS管的源极；所述第三MOS管的栅极连接所述正输入电压，漏极连接所述第六MOS管的漏极；所述第四MOS管的栅极连接所述第五MOS管的栅极并连接所述负输入电压，漏极连接所述第七MOS管的漏极并作为所述阈值检测模块的第一输出端；所述第五MOS管的漏极连接所述第八MOS管的漏极并作为所述阈值检测模块的第二输出端；所述第六MOS管的栅极连接其漏极并连接所述第七MOS管的栅极和所述第八MOS管的栅极，源极接地；所述第七MOS管的源极和所述第八MOS管的源极接地。3.根据权利要求2所述的摆率增强电路，其特征在于，所述第一MOS管的宽长比和所述第二MOS管的宽长比满足m/(m+1)<(W/L)_M2:(W/L)_M1<1，所述第三MOS管的宽长比和所述第四MOS管的宽长比满足(W/L)_M3:(W/L)_M4＝m:1，所述第六MOS管的宽长比、所述第七MOS管的宽长比和所述第八MOS管的宽长比满足(W/L)_M6:(W/L)_M7:(W/L)_M8＝1:1:1；其...
【专利技术属性】
技术研发人员：王九山，刘桂芝，王冬峰，周尧，
申请(专利权)人：上海南麟集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。