高压负荷电线制造技术

本发明专利技术公开一种高压负荷电线。所述高压负荷电线包括导体和位于导体附近的高密接层与耐电涌层的双层结构，所述双层结构为覆盖导体外周的高密接层和位于高密接层表面的耐电涌层。随着二氧化硅使用量的增加，高压负荷电线的耐电涌性提高，与此同时所述高压负荷电线的可挠性也并未发生明显的劣化。由此本发明专利技术所述的高压负荷电线同时实现了优异的可挠性和耐电涌性能。电涌性能。电涌性能。

【技术实现步骤摘要】
高压负荷电线


[0001]本专利技术涉及电线领域，尤其涉及高压负荷电线。

技术介绍

[0002]搭载于环境应对车的EV,PHEV,HEV用马达经常在施加非常高的电压的同时以高温状态使用，因此，高温时不发生部分放电的无放电设计很重要。然而，无放电设计需要正确地设计在逆变器(inverter)、马达内部发生的电涌(surge)电压并同时也对车辆行驶环境设想最坏情况，因此，绝缘皮膜设计难度极高。
[0003]根据上述课题，使用在允许放电的同时于电线绝缘皮膜(漆包线漆，enamel)中混入SiO2(二氧化硅)，减轻由发生的放电带来的绝缘皮膜损坏的耐电涌(耐电晕)线。耐电涌线如上述记载，在绝缘皮膜内部混入SiO2，但是却因此引起皮膜的可挠性恶化，电线加工時发生皮膜破裂，绝缘特性显著降低。
[0004]作为改善皮膜的可挠性的方法，研究采用了以下对策：对策一是在电线的最上表面覆盖皮膜伸长率优良的绝缘皮膜，然而该情况下的电线不具备耐电涌层，V
‑
t特性随之劣化。对策二是减少绝缘皮膜内部混入的SiO2使用量，可是这同样会导致V
‑
t特性劣化。寻找能兼顾可挠性和耐电涌性的绝缘皮膜构成，是本专利技术要解决的重要技术问题所在。

技术实现思路

[0005]针对上述问题，本专利技术提供一种高压负荷电线。所述高压负荷电线使用即使二氧化硅使用量增加皮膜伸长率也难以降低的材料例如聚酰亚胺等，而且控制二氧化硅在耐电涌层中的均匀分散。在实验中意外发现，随着二氧化硅使用量的增加，高压负荷电线的耐电涌性提高，与此同时所述高压负荷电线的可挠性也并未发生明显的劣化。由此本专利技术所述的高压负荷电线同时实现了优异的可挠性和耐电涌性能。
[0006]所述高压负荷电线包括导体和位于导体附近的高密接层与耐电涌层的双层结构。所述双层结构为覆盖导体外周的高密接层和位于高密接层表面的耐电涌层。
[0007]较佳地，形成高密接层的高密接层用清漆包括聚酯酰亚胺清漆(EI)、聚酰胺酰亚胺清漆(AI)、聚酰亚胺清漆(PI)、聚酰胺清漆、聚乙烯醇缩甲醛清漆、聚氨酯清漆、聚酯清漆中的一种。
[0008]较佳地，所述高密接层的厚度为1
‑
10μm。
[0009]较佳地，形成耐电涌层的耐电涌层用清漆包括基底清漆和占基底清漆15
‑
35phr的二氧化硅。优选地，二氧化硅占基底清漆的20
‑
35phr。
[0010]较佳地，所述二氧化硅的尺寸为10
‑
30nm。
[0011]较佳地，所述耐电涌层的厚度为50
‑
55μm。
[0012]较佳地，所述高压负荷电线不包括设置于耐电涌层表面的绝缘皮膜层。
[0013]较佳地，所述高压负荷电线的V
‑
t破坏时间为400小时以上，优选为700小时以上。
附图说明
[0014]图1是现有对策和本专利技术技术方案的对比图；图2是V
‑
t时间的评价试验图；图3是可挠性的评价试验图；图4是比较例1的绝缘电线结构图；图5是比较例2的绝缘电线结构图；图6是比较例3的绝缘电线结构图；图7是比较例4的绝缘电线结构图；图8是实施例1
‑
8的绝缘电线结构图；图9的左图是引入粒子尺寸大的二氧化硅导致存在局部缺陷的示意图，右图是本专利技术纳米级二氧化硅均匀分散在耐电涌层用清漆中的示意图；图10是左图是比较例1的扫描电镜图，右图是实施例3的扫描电镜图。
具体实施方式
[0015]通过下述实施方式进一步说明本专利技术，应理解，下述实施方式仅用于说明本专利技术，而非限制本专利技术。以下示例性说明本专利技术所述高压负荷电线。
[0016]所述高压负荷电线包括导体和位于导体附近的高密接层与耐电涌层的双层结构。具体为覆盖导体外周的高密接层和位于高密接层表面的耐电涌层。
[0017]所述导体的尺寸和形状可以根据需求作出适应性变化。例如导体的截面形状可为扁长方形。所述导体的材料包括但不限于单质铜、单质铝等。
[0018]所述高密接层的作用是与导体保持紧密接触。高密接层用清漆包括但不限于聚酯酰亚胺清漆(EI)、聚酰胺酰亚胺清漆(AI)、聚酰亚胺清漆(PI)、聚酰胺清漆、聚乙烯醇缩甲醛清漆、聚氨酯清漆、聚酯清漆等。上述高密接层用清漆的来源不受限制，可以通过商业化的渠道购买得到，也可以通过自制的方式获得。一些实施方式中，高密接层用清漆的固含量为10～30wt％。清漆固含量过低时，皮膜的附着围裹会降低(皮膜不能均匀地被覆)，结果是V
‑
t寿命恶化。清漆固含量过高，则清漆的寿命恶化，有可能引起清漆固化(凝胶化)，因此将10
‑
30wt％作为合适范围。
[0019]一些技术方案中，所述高密接层的厚度为1
‑
10μm。作为示例，所述高密接层的厚度为5μm。高密接层越薄，耐电涌层越厚，故而有利于V
‑
t特性(产品寿命)。然而，由于电线通过涂布
→
烘烤工艺制造，所以难以极端薄膜化，因此从涂布数量和涂布间隙的适当值中设定1
‑
10μm的范围。
[0020]耐电涌层用清漆包括基底清漆和占基底清漆15
‑
35phr的二氧化硅。如果二氧化硅占基底清漆的比例低于15phr，则耐电涌层的V
‑
t破坏时间下降，难以满足应用要求。如果二氧化硅占基底清漆的比例高于35phr，则可挠性变差，薄膜在加工过程中可能会破裂。优选地，二氧化硅占基底清漆的20
‑
35phr。
[0021]现有技术在耐电涌层用清漆中使用的二氧化硅尺寸通常为1
‑
10μm且该微米级二氧化硅含量通常在10phr左右，这样虽然能够保持微米级二氧化硅粒子的均匀分散，却会引起电线的耐电涌性能下降。进一步提高微米级二氧化硅的使用量，虽然电线的耐电涌性得以提高，可挠性却会由于二氧化硅粒度不均导致的应力集中而降低。由此，引入粒子尺寸大
的二氧化硅会存在局部产生缺陷的情况(出现局部不存在SiO2的区域)，所以耐电涌性能不稳定。
[0022]现有技术中二氧化硅粒子尺寸过大，或者二氧化硅过于聚集，这使得如何获得优异的二氧化硅分散状态变得非常必要。即、在耐电涌(V
‑
t寿命)中，SiO2的分散状态极其重要。本专利技术优化耐电涌层用清漆中二氧化硅的尺寸，将10
‑
30nm的纳米级二氧化硅均匀分散在耐电涌层用清漆中，使得耐电涌层中二氧化硅使用量明显增加，在维持电线可挠性的同时提高耐电涌性能。
[0023]具体地，将无机填料二氧化硅的尺寸缩小至纳米尺寸，以防止这些填料凝集的形式均匀地进行分散，从而改善由于二氧化硅分布不均而导致的应力集中现象。通过使用胶体二氧化硅，能够攻克上述课题。一些实施方式的聚酰亚胺清漆是通过在聚酰亚胺前驱体溶液中分散经三嗪系硅烷偶联剂表面改性的纳米二氧化硅而得本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压负荷电线，其特征在于，包括导体和位于导体附近的高密接层与耐电涌层的双层结构，所述双层结构为覆盖导体外周的高密接层和位于高密接层表面的耐电涌层。2.根据权利要求1所述的高压负荷电线，其特征在于，形成高密接层的高密接层用清漆包括聚酯酰亚胺清漆、聚酰胺酰亚胺清漆、聚酰亚胺清漆、聚酰胺清漆、聚乙烯醇缩甲醛清漆、聚氨酯清漆、聚酯清漆中的一种。3.根据权利要求1或2所述的高压负荷电线，其特征在于，所述高密接层的厚度为1
‑
10μm。4.根据权利要求1至3中任一项所述的高压负荷电线，其特征在于，形成耐电涌层的耐电涌层用清漆包括基底清漆和占基底清漆15
‑
35phr的二氧化硅。5.根据权利要求4所述的高压负荷电线，其特征在于，二氧化硅占基底...

【专利技术属性】
技术研发人员：尹勇，高翔，
申请(专利权)人：江西住井新材料有限公司，
类型：发明
国别省市：