薄膜晶体管及其电子器件制造技术

本申请提出了一种薄膜晶体管及其电子器件；薄膜晶体管包括绝缘衬底和设置在绝缘衬底上的有源层，有源层包括叠层设置的第一有源层、沟道层和第二有源层，第一有源层包括第一掺杂部和第二掺杂部，第一掺杂部与沟道层、第二掺杂部连接，以及第一掺杂部内的掺杂离子浓度小于第二掺杂部内的离子掺杂浓度；本申请通过将第一有源层设置为包括掺杂离子浓度不同的第一掺杂部和第二掺杂部，相当于增大了“沟道区”的沟道长度，从而减小漏电流，并提高了薄膜晶体管的“沟道区”的迁移率。的迁移率。的迁移率。

【技术实现步骤摘要】
薄膜晶体管及其电子器件


[0001]本申请涉及显示技术的领域，具体涉及一种薄膜晶体管及其电子器件。

技术介绍

[0002]随着显示技术的不断发展，显示面板对分辨率参数提出了越来越高的要求，因此需要阵列基板具有超高分辨率和亚微米级别的器件尺寸，为了达到这些要求，阵列基板上薄膜晶体管器件的尺寸和占用面积要尽可能地减小，但是常规的薄膜晶体管受到曝光精度和刻蚀精度限制，有源层的沟道长度通常大于1微米，导致薄膜晶体管器件的尺寸和占用面积难以进一步减小。
[0003]现阶段，存在垂直结构的薄膜晶体管器件，其通过将有源层的掺杂部与沟道部叠层设置，可以克服尺寸和占用面积较大的问题，同时，为了提高多晶硅(Poly
‑
Si)有源层的迁移率，还需要尽可能地减小沟道长度。但是，垂直结构的薄膜晶体管的沟道长度过小，容易导致漏电流增大，不利于薄膜晶体管的器件稳定性。

技术实现思路

[0004]本申请提供一种薄膜晶体管及其电子器件，以改善当前垂直结构的薄膜晶体管器件因沟道长度过小导致漏电流增大，进而引起器件稳定性下降的技术问题。
[0005]为解决上述技术问题，本申请提供的技术方案如下：
[0006]本申请提供一种薄膜晶体管，包括：
[0007]绝缘衬底；以及
[0008]有源层，设置于所述绝缘衬底上，所述有源层包括叠层设置的第一有源层、沟道层和第二有源层；
[0009]其中，所述第一有源层包括第一掺杂部和第二掺杂部，所述第一掺杂部与所述沟道层、所述第二掺杂部连接，以及所述第一掺杂部内的掺杂离子浓度小于所述第二掺杂部内的掺杂离子浓度。
[0010]在本申请的薄膜晶体管中，所述第一掺杂部内的掺杂离子浓度与所述第二掺杂部内的掺杂离子浓度的比值为1/10至1/5。
[0011]在本申请的薄膜晶体管中，所述第一掺杂部与所述第二掺杂部同层设置在所述绝缘衬底上，在垂直于所述绝缘衬底的方向上，所述第二掺杂部的厚度小于或等于所述第一掺杂部的厚度。
[0012]在本申请的薄膜晶体管中，在垂直于所述绝缘衬底的方向上，所述第二掺杂部的厚度与所述第一掺杂部的厚度的比值为1/4至1。
[0013]在本申请的薄膜晶体管中，在垂直于所述绝缘衬底的方向上，所述沟道层与所述第一掺杂部对应；
[0014]其中，所述沟道层在所述第一有源层上的正投影与所述第一掺杂部、所述第二掺杂部部分交叠。
[0015]在本申请的薄膜晶体管中，在垂直于所述绝缘衬底的方向上，所述沟道层与所述第一掺杂部对应；
[0016]其中，所述沟道层在所述第一有源层上的正投影位于所述第一掺杂部内，以及所述沟道层在所述第一有源层上的正投影与所述第二掺杂部不交叠。
[0017]在本申请的薄膜晶体管中，所述薄膜晶体管还包括栅极层，所述栅极层呈环形绝缘设置在所述沟道层的周侧；
[0018]其中，所述沟道层在所述栅极层上的正投影与所述栅极层至少部分交叠。
[0019]在本申请的薄膜晶体管中，所述栅极层包括连接成一体的第一栅极部和第二栅极部，所述第一栅极部设置于所述绝缘衬底的上方，所述第二栅极部绝缘设置于所述第二掺杂部的上方；
[0020]其中，所述沟道层在所述第一栅极部上的正投影位于所述第一栅极部内，以及所述沟道层在所述第二栅极部上的正投影与所述第二栅极部至少部分重叠。
[0021]在本申请的薄膜晶体管中，所述第二栅极部在所述绝缘衬底上的正投影与所述沟道层在所述绝缘衬底上的正投影部分重叠。
[0022]在本申请的薄膜晶体管中，所述沟道层包括掺杂离子，所述沟道层远离所述绝缘衬底一侧的掺杂离子浓度大于所述沟道层靠近所述绝缘衬底一侧的掺杂离子浓度。
[0023]在本申请的薄膜晶体管中，所述薄膜晶体管还包括设置于所述有源层与所述栅极层之间的第一绝缘层；
[0024]其中，所述第一绝缘层覆盖所述第二掺杂部的表面、所述第二掺杂部的表面和部分所述绝缘衬底的表面。
[0025]在本申请的薄膜晶体管中，所述薄膜晶体管还包括第二绝缘层和源漏极层，所述第二绝缘层覆盖所述第一绝缘层和所述栅极层，所述源漏极层设置于所述第二绝缘层上；
[0026]其中，所述第一绝缘层和所述第二绝缘层上设置有第一过孔和第二过孔，所述源漏极层通过所述第一过孔与所述第二掺杂部连接，以及所述源漏极层通过所述第二过孔与所述第二掺杂部连接。
[0027]在本申请的薄膜晶体管中，所述薄膜晶体管还包括设置于所述绝缘衬底内的遮光层，所述有源层在所述遮光层上的正投影位于所述遮光层内；
[0028]其中，所述栅极层与所述遮光层通过第三过孔连接。
[0029]本申请还提出了一种电子器件，包括所述的薄膜晶体管。
[0030]有益效果
[0031]本申请通过将第一有源层设置为包括掺杂离子浓度不同的第一掺杂部和第二掺杂部，使所述第二掺杂部与所述第二有源层分别作为所述薄膜晶体管的两个“掺杂区”，而所述沟道层与所述第一掺杂部构成所述薄膜晶体管的“沟道区”，相当于增大了沟道长度，从而减小漏电流；而且，所述第一掺杂部因掺杂有离子，其迁移率高于所述沟道层的迁移率，相当于提高了所述薄膜晶体管的“沟道区”的迁移率，因此，本申请提供的所述薄膜晶体管可以较好地解决漏电流过大与迁移率较低的问题。
附图说明
[0032]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使
用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0033]图1是本申请所述薄膜晶体管的第一种叠层结构示意图；
[0034]图2是本申请所述薄膜晶体管的平面结构示意图；
[0035]图3是本申请所述薄膜晶体管的第二种叠层结构示意图；
[0036]图4是本申请所述薄膜晶体管的第三种叠层结构示意图；
[0037]图5是本申请所述薄膜晶体管的第四种叠层结构示意图；
[0038]图6是本申请所述薄膜晶体管的第五种叠层结构示意图；
[0039]图7是本申请所述薄膜晶体管的制作方法的流程框图；
[0040]图8至图13是本申请所述薄膜晶体管的制作方法的制作流程示意图。
[0041]附图标记说明：
[0042]100、绝缘衬底；101、第一过孔；102、第二过孔；103、第三过孔；110、衬底基板；120、缓冲层；
[0043]200、有源层；210、第一有源层；211、第一掺杂部；212、第二掺杂部；220、沟道层；230、第二有源层；
[0044]300、第一绝缘层；
[0045]400、栅极层；410、第一栅极部；420、第二栅极部；
[0046]500、第二绝缘层；
[0047]600、源漏极层；610、源极；620、漏极；
[0048]700、遮光层。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，包括：绝缘衬底；以及有源层，设置于所述绝缘衬底上，所述有源层包括叠层设置的第一有源层、沟道层和第二有源层；其中，所述第一有源层包括第一掺杂部和第二掺杂部，所述第一掺杂部与所述沟道层、所述第二掺杂部连接，以及所述第一掺杂部内的掺杂离子浓度小于所述第二掺杂部内的掺杂离子浓度。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一掺杂部内的掺杂离子浓度与所述第二掺杂部内的掺杂离子浓度的比值为1/10至1/5。3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一掺杂部与所述第二掺杂部同层设置在所述绝缘衬底上，在垂直于所述绝缘衬底的方向上，所述第二掺杂部的厚度小于或等于所述第一掺杂部的厚度。4.根据权利要求3所述的薄膜晶体管，其特征在于，在垂直于所述绝缘衬底的方向上，所述第二掺杂部的厚度与所述第一掺杂部的厚度的比值为1/4至1。5.根据权利要求3所述的薄膜晶体管，其特征在于，在垂直于所述绝缘衬底的方向上，所述沟道层与所述第一掺杂部对应；其中，所述沟道层在所述第一有源层上的正投影与所述第一掺杂部、所述第二掺杂部部分交叠。6.根据权利要求3所述的薄膜晶体管，其特征在于，在垂直于所述绝缘衬底的方向上，所述沟道层与所述第一掺杂部对应；其中，所述沟道层在所述第一有源层上的正投影位于所述第一掺杂部内，以及所述沟道层在所述第一有源层上的正投影与所述第二掺杂部不交叠。7.根据权利要求6所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括栅极层，所述栅极层呈环形绝缘设置在所述沟道层的周侧；其中，所述沟道层在所述栅极层上的正投影与所述栅极层至少部分交叠。8.根据权利要求7所述的薄膜晶体管，其特征在...

【专利技术属性】
技术研发人员：李治福，刘广辉，艾飞，宋德伟，罗成志，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：