一种阵列基板、显示面板及显示装置制造方法及图纸

本发明专利技术提供一种阵列基板、显示面板及显示装置，包括显示区和非显示区，非显示区位于显示区的外围，包括相邻的侧边非显示区和底边非显示区，侧边非显示区与显示区沿第一方向排列，底边非显示区与显示区沿第二方向排列，第一方向与第二方向交叉；衬底；多个级联的移位寄存器，位于侧边非显示区；第一绑定衬垫，位于底边非显示区；多条输入信号线，输入信号线的第一端与移位寄存器的输入端电连接，输入信号线的第二端与第一绑定衬垫电连接，包括相连接的第一连接部和第二连接部；第一连接部位于侧边非显示区，与移位寄存器的输入端直接电连接，第二连接部位于显示区。本发明专利技术提供一种阵列基板、显示面板及显示装置，以实现窄边框，提高屏占比。高屏占比。高屏占比。

【技术实现步骤摘要】
一种阵列基板、显示面板及显示装置


[0001]本专利技术涉及显示
，尤其涉及一种阵列基板、显示面板及显示装置。

技术介绍

[0002]现有的显示面板技术中，主要分为液晶显示面板和有机自发光显示面板两种主流的技术，其中，液晶显示面板通过对显示面板中的像素电极和公共电极上施加电压，形成能够控制液晶分子偏转的电场，进而控制光线的透过实现显示面板的显示功能，有机自发光显示面板采用有机电致发光材料，当有电流通过有机电致发光材料时，发光材料就会发光，进而实现了显示面板的显示功能。
[0003]随着显示技术在智能穿戴以及其他便携式电子设备中的应用，对电子产品的设计方面不断的追求用户流畅的使用体验，同时，也越来越追求用户的感官体验，例如：广视角、高分辨率、窄边框、高屏占比等性能成为各电子产品的卖点。

技术实现思路

[0004]本专利技术提供一种阵列基板、显示面板及显示装置，以实现窄边框，提高屏占比。
[0005]第一方面，本专利技术实施例提供一种阵列基板，包括显示区和非显示区，所述非显示区位于所述显示区的外围，包括相邻的侧边非显示区和底边非显示区，所述侧边非显示区与所述显示区沿第一方向排列，所述底边非显示区与所述显示区沿第二方向排列，所述第一方向与所述第二方向交叉；
[0006]衬底；
[0007]多个级联的移位寄存器，位于所述侧边非显示区；
[0008]第一绑定衬垫，位于所述底边非显示区；
[0009]多条输入信号线，所述输入信号线的第一端与所述移位寄存器的输入端电连接，所述输入信号线的第二端与所述第一绑定衬垫电连接，包括相连接的第一连接部和第二连接部；所述第一连接部位于所述侧边非显示区，与所述移位寄存器的输入端直接电连接，所述第二连接部位于所述显示区。
[0010]第二方面，本专利技术实施例提供一种显示面板，包括第一方面所述的阵列基板，以及像素电极；
[0011]垂直于衬底的方向，像素电极位于第二连接部远离所述衬底的一侧。
[0012]第三方面，本专利技术实施例提供一种显示装置，包括第二方面所述的显示面板。
[0013]本专利技术实施例提供的阵列基板中，输入信号线中的第二连接部位于显示区，输入信号线中的第二连接部无需占用非显示区的空间，从而输入信号线的布设路径可以减小边框，提高屏占比。
附图说明
[0014]图1为本专利技术实施例提供的一种阵列基板的俯视结构示意图；
[0015]图2为图1中S1区域的放大示意图；
[0016]图3为本专利技术实施例提供的另一种阵列基板的俯视结构示意图；
[0017]图4为图3中S2区域的放大示意图；
[0018]图5为沿图4中AA
’
的剖面结构示意图；
[0019]图6为本专利技术实施例提供的另一种阵列基板的剖面结构示意图；
[0020]图7为本专利技术实施例提供的另一种阵列基板的俯视结构示意图；
[0021]图8为图7中S3区域的放大示意图；
[0022]图9为沿图8中BB
’
的剖面结构示意图；
[0023]图10为本专利技术实施例提供的另一种阵列基板的剖面结构示意图；
[0024]图11为本专利技术实施例提供的另一种阵列基板的俯视结构示意图；
[0025]图12为本专利技术实施例提供的另一种阵列基板的剖面结构示意图；
[0026]图13为本专利技术实施例提供的另一种阵列基板的俯视结构示意图；
[0027]图14为本专利技术实施例提供的另一种阵列基板的俯视结构示意图；
[0028]图15为本专利技术实施例提供的另一种阵列基板的俯视结构示意图；
[0029]图16为本专利技术实施例提供的另一种阵列基板的俯视结构示意图；
[0030]图17为本专利技术实施例提供的一种显示面板的剖面结构示意图；
[0031]图18为本专利技术实施例提供的一种显示装置的示意图。
具体实施方式
[0032]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0033]图1为本专利技术实施例提供的一种阵列基板的俯视结构示意图，图2为图1中S1区域的放大示意图，参考图1和图2，阵列基板包括显示区100和非显示区200。非显示区200位于显示区100的外围，非显示区200包括相邻的侧边非显示区210和底边非显示区220。侧边非显示区210与显示区100沿第一方向排列。侧边非显示区210位于显示区100沿第一方向的一侧。底边非显示区220与显示区100沿第二方向排列，底边非显示区220位于显示区100沿第二方向的一侧。第一方向与第二方向交叉。
[0034]阵列基板包括衬底310、多个级联的移位寄存器320、第一绑定衬垫331和多条输入信号线40。多个级联的移位寄存器320位于衬底310的一侧。多个级联的移位寄存器320位于侧边非显示区210。第一绑定衬垫331位于底边非显示区220。输入信号线40的第一端与移位寄存器320的输入端电连接，输入信号线40的第二端与第一绑定衬垫331电连接，输入信号线40连接移位寄存器320的输入端与第一绑定衬垫331，用于将第一绑定衬垫331的信号传输到移位寄存器320的输入端。
[0035]示例性地，第一绑定衬垫331可以与驱动芯片绑定电连接，或者与设置有驱动芯片的柔性电路板绑定电连接，从而接收来自驱动芯片的信号，并将信号通过输入信号线40传输至移位寄存器320的输入端，驱动移位寄存器320工作。
[0036]输入信号线40包括相连接的第一连接部41和第二连接部42。第一连接部41位于侧边非显示区210，第一连接部41与移位寄存器320的输入端直接电连接，第二连接部42位于
显示区100。
[0037]本专利技术实施例提供的阵列基板中，输入信号线40中的第二连接部42位于显示区100，输入信号线40中的第二连接部42无需占用非显示区200的空间，从而输入信号线40的布设路径可以减小边框，提高屏占比。
[0038]示例性地，参考图1和图2，输入信号线40包括第三连接部43，第三连接部43的第一端与第二连接部42电连接，第三连接部43的第二端与第一绑定衬垫331电连接。第三连接部43位于底边非显示区220。
[0039]可选地，参考图1和图2，显示区100包括非直角拐角51，侧边非显示区210包括倒角区域510，倒角区域510与非直角拐角51相邻。倒角区域510与非直角拐角51邻接，倒角区域510位于非直角拐角51的外围。第一连接部41与第二连接部42的连接点位于倒角区域510。由此，避免了将第一连接部41与第二连接部42的连接点设置于显示区100的情况的发生，第一连接部41与第二连接部42的连接点不会占用显示区100的空间。另一方面，倒角区域510的空间比较小，如果将输入信号线40设置于倒角区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括显示区和非显示区，所述非显示区位于所述显示区的外围，包括相邻的侧边非显示区和底边非显示区，所述侧边非显示区与所述显示区沿第一方向排列，所述底边非显示区与所述显示区沿第二方向排列，所述第一方向与所述第二方向交叉；衬底；多个级联的移位寄存器，位于所述侧边非显示区；第一绑定衬垫，位于所述底边非显示区；多条输入信号线，所述输入信号线的第一端与所述移位寄存器的输入端电连接，所述输入信号线的第二端与所述第一绑定衬垫电连接，所述输入信号线包括电连接的第一连接部和第二连接部；所述第一连接部位于所述侧边非显示区，与所述移位寄存器的输入端电连接，所述第二连接部位于所述显示区。2.根据权利要求1所述的阵列基板，其特征在于，所述显示区包括非直角拐角，所述侧边非显示区包括倒角区域，所述倒角区域与所述非直角拐角相邻；所述第一连接部与所述第二连接部的连接点位于所述倒角区域。3.根据权利要求1所述的阵列基板，其特征在于，包括多条数据线和像素驱动电路，均位于所述显示区，多条所述数据线沿所述第二方向延伸并沿所述第一方向排列；垂直于所述衬底的方向，所述数据线位于所述像素驱动电路远离所述衬底一侧，所述第二连接部位于所述数据线所在膜层远离所述衬底一侧。4.根据权利要求3所述的阵列基板，其特征在于，还包括：第二绑定衬垫，位于所述底边非显示区；数据引出线，所述数据引出线的第一端与所述数据线电连接，所述数据引出线的第二端与所述第二绑定衬垫电连接；所述第二连接部与所述数据引出线同层设置。5.根据权利要求4所述的阵列基板，其特征在于，所述第二连接部位于所述数据引出线与所述非显示区之间。6.根据权利要求1所述的阵列基板，其特征在于，所述第一连接部包括叠置并电连接的第一电源信号部和第二电源...

【专利技术属性】
技术研发人员：彭超，
申请(专利权)人：武汉天马微电子有限公司，
类型：发明
国别省市：