【技术实现步骤摘要】
Split Gate MOSFET器件及制备方法
[0001]本专利技术涉及半导体功率器件
，更具体的涉及Split Gate MOSFET器件及制备方法。
技术介绍
[0002]Split
‑
Gate MOSFET器件随着工艺技术的不断成熟，目前在很多领域有逐渐取代Single Trench MOSFET器件的趋势，特别是Split
‑
Gate MOSFET器件在中压领域性能优势的突显，使得成本也逐年降低，替代趋势尤为迅速。对于功率MOSFET来说，其主要的损耗来自于如下两方面：第一，导通损耗，由功率MOSFET器件中的导通电阻决定，若要想得到更小的导通电阻，就要不断的减小器件的沟道长度，通过减少器件的厚度，以及器件单胞结构由平面型变为沟槽型，增加器件的单胞密度可以实现当器件的单胞密度增加时，致使整个器件的沟槽电阻降低，外延层电阻降低，从而使器件的整个导通电阻降低。第二，开关损耗，即功率MOSFET在开关过程中，因为寄生电容的充放电过程或者寄生二极管反向恢复时间延迟引入的功率损耗。...
【技术保护点】
【技术特征摘要】
1.Split Gate MOSFET器件，其特征在于，包括：第一导电外延层内设置第一沟槽和第二沟槽；所述第一沟槽从外至内包括第一栅氧化层和第一多晶硅层；所述第二沟槽从下至上被第二栅氧化层分为上部分和下部分，所述第二沟槽的下部分从外至内包括第一栅氧化层和第一多晶硅层，所述第二沟槽的上部分从外至内包括第二多晶硅层，第二栅氧化层和隔离氧化层；所述第一导电外延层上依次设置第二栅氧化层、氮氧化硅层、隔离氧化层和金属层；所述第二沟槽上、所述第一沟槽和所述第二沟槽之间、所述第二沟槽远离所述第一沟槽的一侧设置接触孔。2.如权要求1所述的Split Gate MOSFET器件，其特征在于，还包括第二导电类型体区和第一导电类型源区；所述第一沟槽和所述第二沟槽之间包括第二导电类型体区；所述第二沟槽远离第一沟槽的一侧从下至上包括第二导电类型体区和第一导电类型源区；其中，所述第二导电类型体区的下表面高于位于第二沟槽内的第一多晶硅层的上表面。3.如权利要求2所述的Split Gate MOSFET器件，其特征在于，所述接触孔分别第一接触孔，第二接触孔和第三接触孔；第一接触孔位于所述第一沟槽上，其一端贯穿氮氧化硅层、第二栅氧化层与设置在第一沟槽内的所述第一多晶硅层相接触；第二接触孔位于所述第一沟槽和所述第二沟槽之间，其一端贯穿氮氧化硅层、第二栅氧化层与第二导电类型体区相接触；第三接触孔位于所述第二沟槽远离所述第一沟槽的一侧，其一端贯穿氮氧化硅层、第二栅氧化层、第一导电类型源区与第二导电类型体区相接触。4.Split Gate MOSFET器件制备方法，其特征在于，包括：在第一沟槽的顶部、顶部两侧形成第二光刻胶层，通过刻蚀方法对第二沟槽内的第一栅氧化层、第二沟槽的顶部两侧的所述第一栅氧化层进行刻蚀；将第二光刻胶层去取，通过热氧化工艺在所述第二沟槽内、所述第二沟槽的顶部两侧、所述第一沟槽的顶部以及所述第一沟槽的顶部两侧形成第二栅氧化层；在所述第二沟槽内且位于所述第二栅氧化层的上层形成第二多晶硅层；在第一沟槽的顶部、第一沟槽的顶部两侧、第二沟槽的顶部以及第二沟槽的顶部两侧形成氮氧化硅层和第三光刻胶层；通过刻蚀方法对所述第二沟槽顶部以及第二沟槽内的氮氧化硅层、第二栅氧化层和第一多晶硅层进行刻蚀；通过离子注入，在所述第二沟槽和所述第一沟槽之间形成第二导电类型体区，在所述第二沟槽远离第一沟槽的一侧从下至上形成第二导电类型体区和第一导电类型源区；在所述氮氧化硅层的上方形成隔离氧化层，并在所述隔离氧化层上制备接触孔。5.如权利要求4所述的制备方法，其特征在于，所述将第二光刻胶层去取，通过热氧化工艺在所述第二沟槽内、所述第二沟槽的顶部两侧、所述第一沟槽的顶部以及所述第一沟槽的顶部两侧形成第二栅氧化层，具体包括：
将第二光刻胶层去除，所述第一沟槽的顶部保留有第一栅氧化层和第一多晶硅层，所述第一沟槽远离所述第二沟槽的一侧保留有第一栅氧化层；通过热...
【专利技术属性】
技术研发人员：袁力鹏，苏毅，常虹，完颜文娟，唐呈前，
申请(专利权)人：华羿微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。