【技术实现步骤摘要】
一种采样窗口自适应调整系统及方法
[0001]本公开一般涉及通信领域,具体涉及一种采样窗口自适应调整系统及方法。
技术介绍
[0002]在目前的通信系统中,接收机收到的模拟信号通常是有ADC(Analog to Digital Convertor)器件进行模数转换后送入FPGA处理。ADC和FPGA之间通常用源同步LVDS DDR接口方式进行数据传输。随着系统性能需求提升以及半导体技术的发展,信号采样率越来越高,ADC和FPGA之间的有效采样窗口变得很窄。例如采用100MHz采样率时,采用DDR方式传输时信号宽度为5ns,除去信号边沿跳变按1ns计算,实际信号有效采样窗口宽度为4ns;如果采样率提高到250MHz,采用DDR传输时信号宽度为2ns,除去信号边沿跳变按1ns计算,实际信号有效采样窗口宽度仅为1ns。采样率提高后有效采样窗口急剧变小,数据传输的可靠性变低。
技术实现思路
[0003]鉴于现有技术中的上述缺陷或不足,期望提供可解决上述技术问题的一种采样窗口自适应调整系统及方法。
[0004]本申请第一方面提供一种采样窗口自适应调整系统,包括:
[0005]第一延时模块,所述第一延时模块的输入端与外部输出设备连接;
[0006]第一触发器,所述第一触发器的数据输入端与所述第一延时模块的输出端连接,所述第一触发器的时钟输入端与外部时钟连接;
[0007]控制模块,所述控制模块的输入端与所述第一延时模块的数据输出端连接,所述控制模块的输出端与所述第一延时模块的延迟调 ...
【技术保护点】
【技术特征摘要】
1.一种采样窗口自适应调整系统,其特征在于,包括:第一延时模块(1),所述第一延时模块(1)的输入端与外部输出设备(6)连接;第一触发器(3),所述第一触发器(3)的数据输入端与所述第一延时模块(1)的输出端连接,所述第一触发器(3)的时钟输入端与外部时钟连接;控制模块(5),所述控制模块(5)的输入端与所述第一延时模块(1)的数据输出端连接,所述控制模块(5)的输出端与所述第一延时模块(1)的延迟调节端以及外部输出设备(6)的输入端连接;所述控制模块(5)配置用于:控制所述外部输出设备(6)向所述第一延时模块(1)发送训练序列;控制所述第一延时模块(1)的延时值由0递增;接收所述第一触发器(3)对应不同所述延时值输出的第一采样序列;获取所述第一采样序列中与所述训练序列一致的第一采样数据,得到所有所述第一采样数据中对应的第一最大延时值和第一最小延时值;计算第一最优延时值,所述第一最优延时值为第一最大延时值和第一最小延时值的均值;控制所述第一延时模块(1)以所述第一最优延时值进行延时,以使所述第一触发器(3)在最佳采样窗口进行采样。2.根据权利要求1所述的一种采样窗口自适应调整系统,其特征在于,所述控制模块(5)还配置用于:控制所述外部输出设备(6)向调整后的第一延时模块(1)发送待采样序列,并接收由所述第一触发器(3)输出的第一输出序列。3.根据权利要求2所述的一种采样窗口自适应调整系统,其特征在于,还包括:第二延时模块(2),所述第二延时模块(2)的输入端与外部输出设备(6)连接,所述第二延时模块(2)的延迟调节端与所述控制模块(5)的输出端连接;第二触发器(4),所述第二触发器(4)的数据输入端与所述第二延时模块(2)的输出端连接,所述第二触发器(4)的时钟输入端与所述外部时钟连接,所述第二触发器(4)的数据输出端与所述控制模块(5)的输入端连接;所述控制模块(5)还配置用于:S71:控制所述外部输出设备(6)向调整后的第一延时模块(1)发送待采样序列的同时,向所述第二延时模块(2)发送所述待采样序列;S72:控制所述第二延时模块(2)的延时值由0递增;S73:接收所述第二触发器(4)对应不同延时值输出的第二采样序列;S74:获取所述第二采样序列中与所述第一输出序列一致的第二采样数据,得到所有所述第二采样数据中对应的第二最大延时值和第二最小延时值;S75:计算第二最优延时值,所述第二最优延时值为第二最大延时值和第二最小延时值的均值;S76:控制所述第一延时模块(1)以所述第二最优延时值进行延时,以使所述第一触发器(3)在最佳采样窗口进行采样;S77:重复步骤S71
‑
S76。4.根据权利要求3所述的一种采样窗口自适应调整系统,其特征在于,所述外部输出设
备(6)包括:ADC模块(7),所述ADC模块(7)的输入端与所述控制模块(5...
【专利技术属性】
技术研发人员:丁学飞,
申请(专利权)人:天津津航计算技术研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。