带LVDS采样时钟相位自校准的图像数据采集传输方法及系统技术方案

本发明专利技术涉及一种带LVDS采样时钟相位自校准的图像数据采集传输方法，该方法包括：FPGA芯片通过SPI接口对图像采集设备中的寄存器进行配置；图像采集设备的CIS采集图像数据并传输至LVDS接口，LVDS接口输出的图像数据经过时钟相位校准单元进行相位自动调整；完成时钟相位调整的五个数据通道中的并行数据传输至FPGA芯片的虚拟BRAM中进行缓存；该方法对采集的每一幅图像数据进行时钟相位校准之后再传输至存储区进行存储，这样就能避免采样时钟和采样数据之间产生偏移，保证了采样数据的稳定性和准确性；并且经过时钟相位调整后的数据的传输速率可达到175MB/s，能够实现实时传输大量的图像信息，保证了数据传输的时效性。保证了数据传输的时效性。保证了数据传输的时效性。

【技术实现步骤摘要】
带LVDS采样时钟相位自校准的图像数据采集传输方法及系统


[0001]本专利技术涉及图像数据处理
，尤其是涉及一种带LVDS采样时钟相位自校准的图像数据采集传输方法及系统。

技术介绍

[0002]近年来，图像采集传输系统在工业、军事、医学等各个领域都有着极其广泛的应用，比如人脸识别、远程监控、可视电话等。图像采集的方式较多，通常使用相机来对图像进行实时采集。在图像数据采集传输过程中，我们通常要考虑到数据传输速度以及可缓存数据容量。现有技术中的图像数据采集传输系统主要存在以下缺点：1、系统内部存储器容量较小，无法缓存大量图像数据；2、系统实时带宽较低，无法满足实时高带宽的数据传输；3、为满足缓存大量图像数据的需求，需添加外置存储器，成本较高。
[0003]FPGA为可编程逻辑器件，广泛应用于通信、视频图像处理等领域。这些应用都需要大量使用FPGA内的BRAM，当BRAM容量不能满足要求时，可能会考虑更换更大型号的FPGA，或者外面扩展SDRAM、DDR等存储器件。但扩展类似的存储器件，需要FPGA以及存储器IP的支持，对于小型FPGA器件或者没有存储器硬IP的FPGA器件，要增加存储则会大大增加系统成本。
[0004]LVDS(Low Voltage Differential Signaling，即低电压差分信号)接口又称RS
‑
644总线接口，目前广泛应用于视频图像处理领域。随着LVDS传输速率的不断提高，数据信号每位占用的时钟周期不断缩短，导致了采样时钟在数据有效时钟周期内的采样准确性降低，再加上数据信号和数据采样时钟到达接收端的延迟时间不一定一致，可能会导致采样时钟和数据之间的偏移，导致采样数据发生错误。

技术实现思路

[0005]本专利技术所要解决的技术问题是提供一种能够满足实时高带宽的数据传输、避免采样时钟和采样数据之间产生偏移，从而提高数据传输的时效性、稳定性以及准确性的带LVDS采样时钟相位自校准的图像数据采集传输方法及系统。
[0006]本专利技术所采用的技术方案是，一种带LVDS采样时钟相位自校准的图像数据采集传输方法，该方法包括下列步骤：
[0007]S1、ARM处理器通过串口向FPGA芯片传输用于对图像采集设备中的寄存器进行配置以及图像采集设备采集图像数据的控制指令，FPGA芯片接收到控制指令后，通过SPI接口对图像采集设备中的寄存器进行配置；
[0008]S2、配置完成后，图像采集设备的CIS采集图像数据并传输至LVDS接口，LVDS接口输出的图像数据经过时钟相位校准单元进行相位自动调整，所述的图像数据经过时钟相位校准单元进行相位自动调整的具体过程为：
[0009]S2.1、将LVDS接口输出的五个数据通道中的差分数据信号以及一个时钟通道中的差分数据信号均转换成单端数据信号，得到五个数据通道的单端数据信号以及一个时钟通
道的单端数据信号；
[0010]S2.2、将得到的五个数据通道中的单端数据信号均转换成并行数据；
[0011]S2.3、选择其中任意一个数据通道，对该数据通道中的并行数据的时钟相位调整；再依次选择其余数据通道中的并行数据进行的时钟相位调整，直至五个数据通道中的并行数据完成时钟相位调整为止；所述的对数据通道中的并行数据进行时钟相位调整的过程为：
[0012]S2.31、取数据通道中的并行数据的初始时钟相位值作为相对稳定相位值，根据该相对稳定相位值对数据通道中的并行数据进行采样，并按照设定比例解串的方式对采样数据进行串转并操作，得到若干种不同特征的数据；
[0013]S2.32、以相对稳定相位值为基准，对相对稳定相位值进行递减，根据每次递减得到的相位值对采样时钟相位进行调整，时钟相位进行调整后再对并行数据进行采样，然后按照设定比例解串的方式对采样数据进行串转并操作；直到出现解串得到的某个数据并不属于步骤S2.31得到的若干种不同特征的数据中的其中一种，相对稳定相位值停止递减，将当前递减得到的相位值作为临界值tap
min
；
[0014]S2.33、以相对稳定相位值为基准，对相对稳定相位值进行递增，根据每次递增得到的相位值对采样时钟相位进行调整，时钟相位进行调整后再对并行数据进行采样，然后按照设定比例解串的方式对采样数据进行串转并操作；直到出现解串得到的某个数据并不属于步骤S2.31得到的若干种不同特征的数据中的其中一种，相对稳定相位值停止递增，将当前递增得到的相位值作为临界值tap
max
；
[0015]S2.34、将得到的临界值tap
min
和临界值tap
max
取均值，即：将得到的均值作为最终采样时钟相位值；
[0016]S2.35、根据得出的最终采样时钟相位值对采样时钟进行相移，使采样时钟边沿处于采样数据的中心位置；
[0017]S2.4、完成时钟相位调整的五个数据通道中的并行数据传输至FPGA的虚拟BRAM中进行缓存。
[0018]本专利技术的有益效果是：采用上述一种带LVDS采样时钟相位自校准的图像数据采集传输方法，该方法对采集的每一幅图像数据进行时钟相位校准之后再传输至存储区进行存储，这样就能避免采样时钟和采样数据之间产生偏移，保证了采样数据的稳定性和准确性；并且经过时钟相位调整后的数据的传输速率可达到175MB/s，能够实现实时传输大量的图像信息，保证了数据传输的时效性。
[0019]作为优选，所述虚拟BRAM为64M的SDRAM，64M的SDRAM可以缓存大容量的数据信息。
[0020]一种带LVDS采样时钟相位自校准的图像数据采集传输系统，该系统包括：电源管理单元、系统主控单元以及FPGA芯片；所述系统主控单元包括ARM处理器，所述FPGA芯片包括FPGA控制模块、时钟相位校准单元以及FPGA存储模块，所述FPGA控制模块通过串口与ARM处理器连接，所述FPGA控制模块通过SPI接口与图像采集设备连接，所述ARM处理器通过串口向FPGA传输用于对图像采集设备中的寄存器进行配置以及图像采集设备采集图像数据的控制指令，FPGA接收到控制指令后，通过SPI接口对图像采集设备中的寄存器进行配置；所述时钟相位校准单元包括差分转单端模块、串并转换模块、通道选择模块、相位对齐模块以及延迟调整模块，所述差分转单端模块与所述图像采集设备中的LVDS接口连接，所述差
分转单端模块用于将LVDS接口输出的五个数据通道中的差分数据信号以及一个时钟通道中的差分数据信号均转换成单端数据信号；所述串并转换模块用于将得到的五个数据通道中的单端数据信号均转换成并行数据；所述通道选择模块用于选择数据通道来进行相位调整，所述相位对齐模块用于计算出最终采样时钟相位值，所述延迟调整模块用于根据计算得到的最终采样时钟相位值来对采样时钟进行相移，使采样时钟边沿处于采样数据的中心位置。
[0021]作为优选，所述FPGA存储模块包括虚拟BRAM、FIFO存储器以及MIPI接口，所述虚拟BRAM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带LVDS采样时钟相位自校准的图像数据采集传输方法，其特征在于：该方法包括下列步骤：S1、ARM处理器通过串口向FPGA芯片传输用于对图像采集设备中的寄存器进行配置以及图像采集设备采集图像数据的控制指令，FPGA芯片接收到控制指令后，通过SPI接口对图像采集设备中的寄存器进行配置；S2、配置完成后，图像采集设备的CIS采集图像数据并传输至LVDS接口，LVDS接口输出的图像数据经过时钟相位校准单元进行相位自动调整，所述的图像数据经过时钟相位校准单元进行相位自动调整的具体过程为：S2.1、将LVDS接口输出的五个数据通道中的差分数据信号以及一个时钟通道中的差分数据信号均转换成单端数据信号，得到五个数据通道的单端数据信号以及一个时钟通道的单端数据信号；S2.2、将得到的五个数据通道中的单端数据信号均转换成并行数据；S2.3、选择其中任意一个数据通道，对该数据通道中的并行数据的时钟相位调整；再依次选择其余数据通道中的并行数据进行的时钟相位调整，直至五个数据通道中的并行数据完成时钟相位调整为止；所述的对数据通道中的并行数据进行时钟相位调整的过程为：S2.31、取数据通道中的并行数据的初始时钟相位值作为相对稳定相位值，根据该相对稳定相位值对数据通道中的并行数据进行采样，并按照设定比例解串的方式对采样数据进行串转并操作，得到若干种不同特征的数据；S2.32、以相对稳定相位值为基准，对相对稳定相位值进行递减，根据每次递减得到的相位值对采样时钟相位进行调整，时钟相位进行调整后再对并行数据进行采样，然后按照设定比例解串的方式对采样数据进行串转并操作；直到出现解串得到的某个数据并不属于步骤S2.31得到的若干种不同特征的数据中的其中一种，相对稳定相位值停止递减，将当前递减得到的相位值作为临界值tap
min
；S2.33、以相对稳定相位值为基准，对相对稳定相位值进行递增，根据每次递增得到的相位值对采样时钟相位进行调整，时钟相位进行调整后再对并行数据进行采样，然后按照设定比例解串的方式对采样数据进行串转并操作；直到出现解串得到的某个数据并不属于步骤S2.31得到的若干种不同特征的数据中的其中一种，相对稳定相位值停止递增，将当前递增得到的相位值作为临界值tap
max
；S2.34、将得到的临界值tap
min

【专利技术属性】
技术研发人员：张立峰，张鑫，
申请(专利权)人：宁波华高信息科技有限公司，
类型：发明
国别省市：