配置成输出输出信号的电路及移位寄存器制造技术

本发明专利技术涉及配置成输出输出信号的电路及移位寄存器。所述电路包括：第一输出信号供应线、第二输出信号供应线、输出线、设置在第一输出信号供应线与输出线之间的第一p型薄膜晶体管、设置在第二输出信号供应线与输出线之间的n型薄膜晶体管、以及设置在第二输出信号供应线与输出线之间的第二p型薄膜晶体管。n型薄膜晶体管和第二p型薄膜晶体管配置成在第一p型薄膜晶体管导通时截止，以将第一输出信号供应线上的信号输出到输出线。第一p型薄膜晶体管配置成在n型薄膜晶体管和第二p型薄膜晶体管导通时截止，以将第二输出信号供应线上的信号供应给输出线。供应给输出线。供应给输出线。

【技术实现步骤摘要】
配置成输出输出信号的电路及移位寄存器


[0001]本专利技术涉及一种配置成输出输出信号的电路及移位寄存器。

技术介绍

[0002]液晶显示装置(LCD)和有机发光二极管(OLED)显示装置被广泛用作显示装置。这些显示装置包括用于驱动(选择)扫描线的移位寄存器。此外，还存在如下OLED显示装置，其测量显示装置中的元件(例如驱动TFT和OLED)的特性，并根据测量结果调整数据信号。这种对数据信号执行外部补偿的OLED显示装置包括用于输出用于测量的控制信号的移位寄存器。
[0003]利用将低温多晶硅(LTPS)薄膜晶体管(TFT)和氧化物半导体TFT(例如IGZO TFT)集成在同一基板上的LTPO技术制造的装置已应用于显示面板。而且，这种装置的应用范围正在扩大。
[0004]包括这种装置的产品可以设计成利用器件特性，例如在漏电流引起问题的位置使用IGZO TFT，在需要高驱动能力的位置使用LTPS TFT。此外，研究了通过组合PMOS型LTPS TFT和NMOS型IGZO TFT来制造互补金属氧化物半导体(CMOS)器件的可能性。
[0005]在移位寄存器中，与输出晶体管的栅极连接的节点的电位在数据输入后直至数据输出的时段中变为高电位(或低电位)。为了节点始终与高电位电源或低电位电源电连接，节点需要通过包括n沟道晶体管和p沟道晶体管两者的互补金属氧化物半导体(CMOS)而互补地连接到电源。与包括单一导电类型的TFT的电路相比，CMOS电路可以具有小电路规模和高可靠性。

技术实现思路

>[0006]然而，通过将LTPS TFT和氧化物半导体TFT组合而形成的CMOS电路具有一些由TFT的特性引起的问题。问题之一是LTPS与氧化物半导体之间迁移率的较大差异使得氧化物半导体TFT在CMOS电路中占据较大面积。例如，IGZO的迁移率比LTPS的迁移率低大约一个数位(digit)。另一个问题是输出线中的残留电荷难以离开，这与氧化物半导体TFT的低泄漏特性相矛盾。因此，可能发生操作故障，从而损害可靠性。
[0007]本专利技术的一个方面是配置成从输出线输出输出信号的电路。所述电路包括：第一输出信号供应线；第二输出信号供应线；输出线；第一p型薄膜晶体管，所述第一p型薄膜晶体管设置在第一输出信号供应线与输出线之间并且配置成导通和截止；n型薄膜晶体管，所述n型薄膜晶体管设置在第二输出信号供应线与输出线之间并且配置成导通和截止；以及第二p型薄膜晶体管，所述第二p型薄膜晶体管设置在第二输出信号供应线与输出线之间并且配置成导通和截止。在第一p型薄膜晶体管导通时，n型薄膜晶体管和第二p型薄膜晶体管配置成截止，以将第一输出信号供应线上的信号输出到输出线。当n型薄膜晶体管和第二p型薄膜晶体管导通时，第一p型薄膜晶体管配置成截止，以将第二输出信号供应线上的信号供应到输出线。
[0008]本专利技术的一个方面改善了CMOS电路的特性。
[0009]应当理解，上述概括描述和以下详细描述都是示例性和解释性的，而不是对本专利技术的限制。
附图说明
[0010]图1示意性地示出了OLED显示装置的配置示例；
[0011]图2A示出了OLED显示装置中的像素电路的配置示例；
[0012]图2B示出了液晶显示装置中的像素电路的配置示例；
[0013]图2C示出了液晶显示装置中的像素电路的另一配置示例；
[0014]图3A示出了本说明书的一个实施方式中的CMOS电路的配置；
[0015]图3B示意性地示出了图3A所示的CMOS电路的器件布局的示例；
[0016]图3C示意性地示出了图3A所示的CMOS电路的器件布局的另一示例；
[0017]图4示意性地示出了可包括在扫描驱动器的移位寄存器中的移位寄存器单元的电路配置；
[0018]图5是图4所示的电路的时序图；
[0019]图6示出了可应用于扫描驱动器的移位寄存器的一部分；
[0020]图7是去往和来自图6所示的移位寄存器的信号的时序图；
[0021]图8示出了可以包括在另一扫描驱动器中的移位寄存器单元的电路配置；
[0022]图9是图8所示的电路的时序图；
[0023]图10是去往和来自扫描驱动器中的移位寄存器的信号的时序图；
[0024]图11示出了移位寄存器单元的另一配置示例；
[0025]图12是图11所示的电路的时序图；
[0026]图13示出了移位寄存器的一部分的配置，该移位寄存器包括参照图11和图12描述的移位寄存器单元；
[0027]图14示出了移位寄存器单元的又一配置示例；
[0028]图15是图14所示的电路的时序图；以及
[0029]图16示出了移位寄存器的一部分的配置，该移位寄存器包括参照图14和图15描述的移位寄存器单元。
具体实施方式
[0030]在下文中，将参照附图描述本专利技术的实施方式。应当注意的是，这些实施方式仅是实施本专利技术的示例，并不用于限制本专利技术的技术范围。
[0031]概述
[0032]以下描述的是可应用于诸如液晶显示(LCD)装置和有机发光二极管(OLED)显示装置的装置的移位寄存器的电路配置。以下公开的电路可应用于与显示装置不同的装置。
[0033]本说明书的一个实施方式中的电路利用LTPO技术来集成低温多晶硅(LTPS)薄膜晶体管(TFT)和氧化物半导体TFT(例如IGZO TFT)。该电路包括通过将PMOS型(也简称为p型)LTPS TFT和NMOS型(也简称为n型)IGZO TFT组合而配置的互补金属氧化物半导体(CMOS)电路。
[0034]与包括仅具有同一(单一)导电性的TFT的电路相比，CMOS电路实现了较小的电路规模。具有单一导电类型的TFT的电路需要通过自举来降低下拉TFT的栅极电位，以产生高压输出信号。为了自举，必须在下拉TFT的栅极与源极之间设置电容器。
[0035]此外，还包括用于隔离的TFT，以防止在自举中在特定的控制TFT的漏极与源极之间施加高压。这些元件扩大了具有单一导电类型的TFT的电路的规模。此外，施加于TFT的电应力可能使可靠性降低。
[0036]CMOS电路不需要在具有单一导电类型的TFT的电路中的自举；可以去除用于自举的电路元件以实现更小的电路规模。然而，包括LTPS TFT和氧化物半导体TFT的组合的现有CMOS电路具有一些问题。问题之一是氧化物半导体TFT在CMOS电路中占据较大面积。这是因为在LTPS与氧化物半导体之间存在很大的迁移率差异。例如，IGZO的迁移率约为LTPS的迁移率的1/10。
[0037]另一个问题是CMOS电路的输出线上的残留电荷难以离开，从而在CMOS电路中可能出现操作故障并且损害可靠性。这是由氧化物半导体TFT的低泄漏特性引起的。例如，要求车载显示装置具有故障保护功能，以在供应给操作中的CMOS电路的输入信号由于电源电压的非预期变化而变得不稳定时通过显示黑屏来防本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种配置成从输出线输出输出信号的电路，所述电路包括：第一输出信号供应线；第二输出信号供应线；输出线；第一p型薄膜晶体管，所述第一p型薄膜晶体管设置在所述第一输出信号供应线与所述输出线之间并且配置成导通和截止；n型薄膜晶体管，所述n型薄膜晶体管设置在所述第二输出信号供应线与所述输出线之间并且配置成导通和截止；以及第二p型薄膜晶体管，所述第二p型薄膜晶体管设置在所述第二输出信号供应线与所述输出线之间并且配置成导通和截止，其中，所述n型薄膜晶体管和所述第二p型薄膜晶体管配置成在所述第一p型薄膜晶体管导通时截止，以将所述第一输出信号供应线上的信号输出到所述输出线，以及其中，所述第一p型薄膜晶体管配置成在所述n型薄膜晶体管和所述第二p型薄膜晶体管导通时截止，以将所述第二输出信号供应线上的信号供应到所述输出线。2.根据权利要求1所述的电路，其中，所述第一p型薄膜晶体管和所述第二p型薄膜晶体管为p型多晶硅薄膜晶体管。3.根据权利要求2所述的电路，其中，第一栅极信号被供应给所述第一p型薄膜晶体管的栅极和所述n型薄膜晶体管的栅极，以及其中，显示出与所述第一栅极信号相反的时间变化的第二栅极信号被供应给所述第二p型薄膜晶体管的栅极。4.根据权利要求1或2所述的电路，其中，所述第二p型薄膜晶体管配置成将所述输出线的电位升高到比所述第二输出信号供应线的电位高预定电压的电位，以及其中，所述n型薄膜晶体管配置成将所述输出线的电位从比所述第二输出信号供应线的电位高所述预定电压的电位降低到所述第二输出信号供应线的电位。5.一种移位寄存器，包括：多个移位寄存器单元，所述多个移位寄存器单元相继连接并且依次输出输出信号，其中，所述多个移位寄存器单元中的每一个都包括根据权利要求1所述的电路。6.根据权利要求5所述的移位寄存器，其中，所述第一输出信号供应线和所述第二输出信号供应线中的一者配置成供应恒定的电位信号，以及其中，所述第一输出信号供应线和所述第二输出信号供应线中的另一者配置成供应在低电位与高电位之间周期性变化的信号。7.根据权利要求5所述的移位寄存器，其中，所述多个移位寄存器单元中的每一个还包括：第一控制开关薄膜晶体管；以及第二控制开关薄膜晶体管，其中，所述第一控制开关薄膜晶体管和所述第二控制开关薄膜晶体管为相同的导电类
型并且配置成根据相同的输入信号被控制导通/截止，其中，所述第一控制开关薄膜晶体管和所述第二控制开关薄膜晶体管中的一个控制开关薄膜晶体管配置成在所述一个控制开关薄膜晶体管导通时，向所述第一p型薄膜晶体管和所述n型薄膜晶体管供应栅极信号，以及其中，所述第一控制开关薄膜晶体管和所述第二控制开关薄膜晶体管中的另一个控制开关薄膜晶体管配置成在所述另一个控制开关薄膜晶体管导通时，向所述第二p型薄膜晶体管供应栅极信号。...

【专利技术属性】
技术研发人员：音濑智彦，
申请(专利权)人：厦门天马显示科技有限公司，
类型：发明
国别省市：