一种叠片式静电抑制器及封装方法技术

本发明专利技术涉及叠片式静电抑制器及封装方法，包括两个外电极，两个外电极的相对一侧表面连接有多个并排的内电极，两个外电极之间设置有聚合物层，还包括两个外部支条，外部支条上设置有多个一一对应供内电极穿过的过孔，内电极的一端设置有与外电极电连接的金属连接片，金属连接片的宽度大于过孔宽度；外电极呈凹形，且凹形的两内壁均设置有对外部支条的端部定位的定位槽，外部支条靠近外电极的一侧表面设有多个连接外电极的环形的微波焊接层，微波焊接层的内孔处设置有多个金属连接片，位于同一微波焊接层的内孔的多个金属连接片相连接；应用本申请的方式方法，极大的优化了现有的加工工艺，减少工序的同时，加工也极为方便。加工也极为方便。加工也极为方便。

【技术实现步骤摘要】
一种叠片式静电抑制器及封装方法


[0001]本专利技术涉及静电抑制
，更具体地说，涉及一种叠片式静电抑制器及封装方法。

技术介绍

[0002]静电产生通常是由于两个不良导体之间的摩擦，使得电子从一个不良导体向另一不良导体迁移而产生，静电电压可达数千伏。对于很多电子设备，其输入和输出接口与外界电子存储设备之间的插拔次数非常多，因而经常造成对输入和输出连接电子部件施加静电情况，当所产生的静电对电压敏感的电子元器件放电时，可导致电子元器件的损坏，从而破坏整个电子线路。静电所导致电子元器件以及电路系统属于不可逆转的损害，使电子产品无法正常工作。因此，一般电子电路中都需求装配防护静电抑制器；
[0003]传统的抑制器由于尺寸过大，压敏电压过高，响应速度慢，能量耐受能力小等缺点，不能满足新型电子产品ESD保护的需求，目前叠层片式电阻器抑制器开始逐渐替代圆形压敏电阻器，该类型的代表专利有申请号201621055335.4一种叠层片式聚合物静电抑制器、申请号202010452870.8一种叠层片式聚合物静电抑制器等，但是目前的该类型静电抑制器，因为内电极与外电极的特殊布局结构，在加工时会十分的困难，导致工序较为复杂，同时加工成本也较高。

技术实现思路

[0004]本专利技术要解决的技术问题在于，针对现有技术的上述缺陷，提供一种叠片式静电抑制器，还提供了一种叠片式静电抑制器封装方法。
[0005]本专利技术解决其技术问题所采用的技术方案是：
[0006]构造一种叠片式静电抑制器，包括两个并排设置的外电极，两个所述外电极的相对一侧表面连接有多个并排的内电极，两个所述外电极之间设置有包裹多个所述内电极的聚合物层，两个所述外电极上的内电极交错设置，其中，还包括两个外部支条，所述外部支条上设置有多个一一对应供所述内电极穿过的过孔，所述内电极的一端设置有与所述外电极电连接的金属连接片，所述金属连接片的宽度大于所述过孔宽度；所述外电极呈凹形，且凹形的两内壁均设置有对所述外部支条的端部定位的定位槽，所述外部支条靠近所述外电极的一侧表面设有多个连接所述外电极的环形的微波焊接层，所述微波焊接层的内孔处设置有多个所述金属连接片，位于同一所述微波焊接层的内孔的多个所述金属连接片相连接。
[0007]本专利技术所述的叠片式静电抑制器，其中，所述外部支条背离所述外电极的一侧表面设置有多个扁形的定位圈，所述定位圈穿设在所述外部支条上，所述定位圈的内孔为所述过孔。
[0008]本专利技术所述的叠片式静电抑制器，其中，所述定位圈的两端和与之相正对的所述微波焊接层相连接。
[0009]本专利技术所述的叠片式静电抑制器，其中，所述外部支条上设置有安装孔，所述安装孔内壁设置有多个连接所述定位圈的易撕连接条。
[0010]本专利技术所述的叠片式静电抑制器，其中，多个所述易撕连接条在所述定位圈的外部均匀分布。
[0011]本专利技术所述的叠片式静电抑制器，其中，所述微波焊接层包括相连接的连接层和焊接层；所述连接层仅与相应的所述定位圈固定连接。
[0012]本专利技术所述的叠片式静电抑制器，其中，同一所述微波焊接层的内孔设置有两个所述金属连接片，且两个所述金属连接片一体成型。
[0013]一种叠片式静电抑制器封装方法，应用于如上述的叠片式静电抑制器，其实现方法如下：
[0014]将多组金属连接片相连接的内极片组中的内极片一一对应插入外部支条上的过孔，并依靠金属连接片进行插入限位；
[0015]将外部支条放入到外电极的凹形区域内，外部支条的两端分别通过两个定位槽进行定位；
[0016]对内极片施加压力使得内极片保持与外极片相垂直的状态下进行压持，同时对微波焊接层进行微波处理，连接金属连接片的边缘与外极片；
[0017]将加工连接有外部支条的两个外极片放入到封装腔体内定位，而后注入调制好的聚合物来成型聚合物层。
[0018]本专利技术的有益效果在于：封装时，将多组金属连接片相连接的内极片组中的内极片一一对应插入外部支条上的过孔，并依靠金属连接片进行插入限位；将外部支条放入到外电极的凹形区域内，外部支条的两端分别通过两个定位槽进行定位；对内极片施加压力使得内极片保持与外极片相垂直的状态下进行压持，同时对微波焊接层进行微波处理，连接金属连接片的边缘与外极片；将加工成型的两个外部支条放入到封装腔体内定位，而后注入调制好的聚合物来成型聚合物层；应用本申请的方式方法，极大的优化了现有的加工工艺，减少工序的同时，加工也极为方便，成品强度大可靠性高。
附图说明
[0019]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将结合附图及实施例对本专利技术作进一步说明，下面描述中的附图仅仅是本专利技术的部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图：
[0020]图1是本专利技术较佳实施例的叠片式静电抑制器装配后剖视图；
[0021]图2是本专利技术较佳实施例的叠片式静电抑制器未撕掉外部支条时局部剖视图。
具体实施方式
[0022]为了使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的部分实施例，而不是全部实施例。基于本专利技术的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术的保护范围。
[0023]本专利技术较佳实施例的叠片式静电抑制器，如图1所示，同时参阅图2，包括两个并排
设置的外电极1，两个外电极1的相对一侧表面连接有多个并排的内电极2，两个外电极1之间设置有包裹多个内电极的聚合物层3，两个外电极1上的内电极2交错设置，还包括两个外部支条4，外部支条4上设置有多个一一对应供内电极2穿过的过孔，内电极2的一端设置有与外电极1电连接的金属连接片20，金属连接片20的宽度大于过孔宽度；外电极1呈凹形，且凹形的两内壁均设置有对外部支条4的端部定位的定位槽10，外部支条4靠近外电极1的一侧表面设有多个连接外电极1的环形的微波焊接层40，微波焊接层40的内孔处设置有多个金属连接片20，位于同一微波焊接层40的内孔的多个金属连接片20相连接；
[0024]封装时，将多组金属连接片20相连接的内极片组中的内极片2一一对应插入外部支条4上的过孔，并依靠金属连接片20进行插入限位；将外部支条4放入到外电极1的凹形区域内，外部支条4的两端分别通过两个定位槽10进行定位；对内极片2施加压力使得内极片2保持与外极片1相垂直的状态下进行压持，同时对微波焊接层40进行微波处理，连接金属连接片20的边缘与外极片1；将加工连接有外部支条的两个外极片2放入到封装腔体内定位，而后注入调制好的聚合物来成型聚合物层；
[0025]应用本申请的方式方法，极大的优化了现有的加工工艺，减少工序的同时，加工也极为方便，成品强度大可靠性高。
[0026]优选的，同一微波焊接层40的内孔设置有两个金属连接片20，且两个金属连接片20本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种叠片式静电抑制器，包括两个并排设置的外电极，两个所述外电极的相对一侧表面连接有多个并排的内电极，两个所述外电极之间设置有包裹多个所述内电极的聚合物层，两个所述外电极上的内电极交错设置，其特征在于，还包括两个外部支条，所述外部支条上设置有多个一一对应供所述内电极穿过的过孔，所述内电极的一端设置有与所述外电极电连接的金属连接片，所述金属连接片的宽度大于所述过孔宽度；所述外电极呈凹形，且凹形的两内壁均设置有对所述外部支条的端部定位的定位槽，所述外部支条靠近所述外电极的一侧表面设有多个连接所述外电极的环形的微波焊接层，所述微波焊接层的内孔处设置有多个所述金属连接片，位于同一所述微波焊接层的内孔的多个所述金属连接片相连接。2.根据权利要求1所述的叠片式静电抑制器，其特征在于，所述外部支条背离所述外电极的一侧表面设置有多个扁形的定位圈，所述定位圈穿设在所述外部支条上，所述定位圈的内孔为所述过孔。3.根据权利要求2所述的叠片式静电抑制器，其特征在于，所述定位圈的两端和与之相正对的所述微波焊接层相连接。4.根据权利要求3所述的叠片式静电抑制器，其特征在于，所述外部支条上设置有安装孔，所述安...

【专利技术属性】
技术研发人员：杨晔龙，
申请(专利权)人：深圳市韬略科技有限公司，
类型：发明
国别省市：