筛选电路及数据筛选方法技术

本发明专利技术提供了一种筛选电路及数据筛选方法，涉及数据存储的技术领域，包括CPU，以及所述CPU配置的筛选电路和寄存器；筛选电路，用于获取预设的筛选规则，根据筛选规则，以及预设的起始地址计算目标物理地址；CPU，用于获取目标物理地址，从目标物理地址中读取有效数据，并将读取到的有效数据寄存到寄存器。其中，目标物理地址为基于筛选规则筛选出来的地址，该地址为所需的有效地址，使得寄存器中存储的数据均为有效数据，避免了“取而不用”的情况，同时，由于不会存储无效数据，进而也减少了数据传输时间。传输时间。传输时间。

【技术实现步骤摘要】
筛选电路及数据筛选方法


[0001]本专利技术涉及数据筛选
，尤其是涉及一种筛选电路及数据筛选方法。

技术介绍

[0002]对于任何CPU而言，从存储器中读取数据是最基本的操作之一，通常CPU会给出指定的地址范围去从存储器中将数据读取到寄存器中进行操作。但是很多时候CPU并不会用到连续地址内的所有数据，可能是某一地址范围内的部分数据，而该地址范围内数据的取舍可以通过名为“Skip Bit Map”的序列来决定。
[0003]现有技术是先将某一地址范围对应的数据存入寄存器，再根据Skip Bit Map来确定数据的取舍，从而达到筛选数据的目的。如果上述过程都交给CPU完成，那么将会增加CPU的工作量，降低整个电路系统的效率。其次，现有技术中先将数据存入寄存器，再进行取舍，就会有部分数据被舍弃掉，出现数据“取而不用”的情况，导致寄存器做无效存储，浪费了部分数据传输时间的同时也增加了电路的开销。

技术实现思路

[0004]有鉴于此，本专利技术的目的在于提供一种筛选电路及数据筛选方法，可以直接选取有效数据，避免了无效存储。
[0005]第一方面，本专利技术实施例提供了一种筛选电路，包括CPU，以及上述CPU配置的筛选电路和寄存器；上述筛选电路，用于获取预设的筛选规则，根据筛选规则，以及预设的起始地址计算目标物理地址；上述CPU，用于获取目标物理地址，从目标物理地址中读取有效数据，并将读取到的有效数据寄存到寄存器。
[0006]结合第一方面，本专利技术实施例提供了第一方面的第一种可能的实施方式，其中，上述筛选电路包括处理单元，以及与处理单元连接的加法电路；处理单元，用于获取筛选规则，根据筛选规则计算目标物理地址相对于起始地址的偏移量；加法电路，用于根据偏移量和起始地址计算目标物理地址。
[0007]结合第一方面，本专利技术实施例提供了第一方面的第二种可能的实施方式，其中，上述加法电路包括编号序列、数据选择器和连续地址序列；数据选择器，用于选择编号序列中的序列数值，并基于序列数值位于编号序列中的位置，得到对应于所述连续地址序列的序列值；数据选择器，还用于根据所述连续地址序列的序列值以及偏移量，计算目标物理地址。
[0008]结合第一方面，本专利技术实施例提供了第一方面的第三种可能的实施方式，其中，上述编号序列中包含有从0开始依次递增的多个序列数值，连续地址序列包括基于预设的起始地址的相对位置；上述基于序列数值位于编号序列中的位置，得到对应于连续地址序列的序列值的步骤，包括：基于序列数值相对于0的具体数值，以及所述连续地址序列对应的相对位置，将序列数值的具体数值与所述连续地址序列相加，得到对应于所述连续地址序列的序列值。
[0009]结合第一方面，本专利技术实施例提供了第一方面的第四种可能的实施方式，其中，上述加法电路包括：多级加一加法器和连续地址序列；多级加一加法器，用于对连续地址序列处理，得到对应于所述连续地址序列的序列值。
[0010]结合第一方面，本专利技术实施例提供了第一方面的第五种可能的实施方式，其中，上述对连续地址序列处理，得到对应于所述连续地址序列的序列值的步骤，包括：多级加一加法器从连续地址序列的起始地址开始对每个地址依次加一，得到对应于所述连续地址序列的序列值。
[0011]结合第一方面，本专利技术实施例提供了第一方面的第六种可能的实施方式，其中，上述加法电路包括：加法器和连续地址序列；加法器用于将偏移量与连续地址序列相加，直接得到目标物理地址。
[0012]结合第一方面，本专利技术实施例提供了第一方面的第七种可能的实施方式，其中，上述预设的起始地址对应有连续地址序列；上述获取预设的筛选规则，根据筛选规则，以及预设的起始地址计算目标物理地址的步骤，包括：确定筛选规则与连续地址序列之间的对应结果；其中，对应结果包括有效参数和无效参数；当对应结果指示为有效参数时，将连续地址序列的当前地址确定为目标物理地址。
[0013]结合第一方面，本专利技术实施例提供了第一方面的第八种可能的实施方式，其中，上述预设的筛选规则为Skip Bit Map位图序列。
[0014]第二方面，本专利技术实施例还提供一种数据筛选方法，该数据筛选方法应用于上述筛选电路，上述筛选电路包括CPU，以及上述CPU配置的筛选电路和寄存器，上述方法包括：通过筛选电路获取预设的筛选规则，根据筛选规则，以及预设的起始地址计算目标物理地址；通过CPU获取目标物理地址，从目标物理地址中读取有效数据，并将读取到的有效数据寄存到寄存器。
[0015]本专利技术实施例带来了以下有益效果：本专利技术提供一种筛选电路及数据筛选方法，先通过筛选电路获取预设的筛选规则，根据筛选规则，以及预设的起始地址计算目标物理地址；当确定目标物理地址之后，再通过CPU获取目标物理地址，从目标物理地址中读取有效数据，并将读取到的有效数据寄存到寄存器。其中，目标物理地址为基于筛选规则筛选出来的地址，该地址为所需的有效地址，使得寄存器中存储的数据均为有效数据，避免了“取而不用”的情况，同时，由于不会存储无效数据，进而也减少了数据传输时间。
[0016]本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
[0017]为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0018]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本专利技术实施例提供的一种筛选电路的结构示意图；
[0020]图2为本专利技术实施例提供的根据位图序列计算目标物理地址的流程图；
[0021]图3为本专利技术实施例提供的另一种筛选电路的结构示意图；
[0022]图4为本专利技术实施例提供的一种数据筛选方法的流程图；
[0023]图5为本专利技术实施例提供的一种电子设备的结构示意图。
[0024]图标：10
‑
筛选电路；11
‑
CPU；12
‑
寄存器；101
‑
处理单元；102
‑
加法电路。
具体实施方式
[0025]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0026]对于任何CPU而言，从存储器中读取数据是最基本的操作之一，通常CPU会给出指定的地址范围去从存储器中将本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种筛选电路，其特征在于，包括CPU，以及所述CPU配置的筛选电路和寄存器；所述筛选电路，用于获取预设的筛选规则，根据所述筛选规则，以及预设的起始地址计算目标物理地址；所述CPU，用于获取所述目标物理地址，从所述目标物理地址中读取有效数据，并将读取到的所述有效数据寄存到所述寄存器。2.根据权利要求1所述的筛选电路，其特征在于，所述筛选电路包括处理单元，以及与所述处理单元连接的加法电路；所述处理单元，用于获取所述筛选规则，根据所述筛选规则计算所述目标物理地址相对于所述起始地址的偏移量；所述加法电路，用于根据所述偏移量和所述起始地址计算所述目标物理地址。3.根据权利要求2所述的筛选电路，其特征在于，所述加法电路包括编号序列、数据选择器和连续地址序列；所述数据选择器，用于选择所述编号序列中的序列数值，并基于所述序列数值位于所述编号序列中的位置，得到对应于所述连续地址序列的序列值；所述数据选择器，还用于根据所述连续地址序列的序列值以及所述偏移量，计算目标物理地址。4.根据权利要求3所述的筛选电路，其特征在于，所述编号序列中包含有从0开始依次递增的多个序列数值，所述连续地址序列包括基于预设的起始地址的相对位置；所述基于所述序列数值位于所述编号序列中的位置，得到对应于所述连续地址序列的序列值的步骤，包括：基于所述序列数值相对于0的具体数值，以及所述连续地址序列对应的相对位置，将所述序列数值的具体数值与所述连续地址序列相加，得到对应于所述连续地址序列的序列值。5.根据权利要求2所述的筛选电路，其特征在于，所述加法电路包括...

【专利技术属性】
技术研发人员：庄洋，王斐，叶云杰，
申请(专利权)人：深圳市德明利技术股份有限公司，
类型：发明
国别省市：