半导体器件及其制造方法技术

本发明专利技术的实施例提供一种能够改善热稳定性和接触电阻两者的半导体器件及其制造方法。根据本发明专利技术的一个实施例，一种半导体器件可以包括：在衬底之上的接触插塞，其中接触插塞包括：硅化物层，该硅化物层具有在该硅化物层中变化的碳含量，以及金属材料层，该金属材料层在硅化物层之上。在硅化物层之上。在硅化物层之上。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2021年5月17日提交的申请号为10
‑
2021
‑
0063227的韩国专利申请的优先权，其通过引用整体合并于此。


[0003]本专利技术涉及一种半导体器件以及用于制造该半导体器件的方法，并且更具体地，涉及一种包括接触插塞的半导体器件及其制造方法。

技术介绍

[0004]在制造半导体器件的接触结构时，形成欧姆接触以抑制泄漏电流和接触电阻的增大。作为已知技术，形成硅化物层以形成欧姆接触。

技术实现思路

[0005]本专利技术的各种实施例提供了一种能够提高热稳定性和接触电阻两者的半导体器件。本专利技术的各种实施例提供了一种用于制造半导体器件的接触插塞的方法以及包括该接触插塞的半导体器件。
[0006]根据本专利技术的一个实施例，一种半导体器件包括：在衬底之上的接触插塞，其中接触插塞包括：硅化物层，该硅化物层具有在该硅化物层中变化的碳含量，以及金属材料层，该金属材料层在硅化物层之上。
[0007]根据本专利技术的另一个实施例，一种半导体器件包括：栅极结构，该栅极结构在衬底之上；源极/漏极区，该源极/漏极区形成在栅极结构的两侧的衬底中；以及接触插塞，该接触插塞在源极/漏极区之上，其中，该接触插塞包括：硅化物层，该硅化物层具有在该硅化物层中变化的碳含量，以及金属材料层，该金属材料层在硅化物层之上。
[0008]根据本专利技术的一个实施例，一种用于制造半导体器件的方法包括：在衬底之上形成多个碳化硅层，多个碳化硅层中的每个碳化硅层具有彼此不同的碳含量；在多个碳化硅层之上形成金属材料层；以及通过经由热处理而使多个碳化硅层与金属材料层起反应来形成接触插塞，在该接触插塞中叠置有硅化物层和金属材料层。
[0009]本专利技术通过促进半导体器件的与接触插塞接触的部分中硅化物的形成并且抑制与衬底接触的部分中硅化物的过度生长来确保热稳定性和接触电阻两者而具有提高半导体器件的可靠性的效果。
附图说明
[0010]图1是示出根据本专利技术的一个实施例的接触插塞的视图。
[0011]图2A和图2B是示出根据本专利技术的一个实施例的用于制造接触插塞的方法的视图。
[0012]图3是示出根据本专利技术的一个实施例的半导体器件的视图。
[0013]图4是示出根据本专利技术的另一个实施例的半导体器件的视图。
[0014]图5A至图5E是示出根据本专利技术的一个实施例的用于制造半导体器件的方法的视图。
具体实施方式
[0015]本文中参考为本专利技术的示意图的截面图、平面图和框图来描述了各种实施例。因此，可以通过制造技术和/或公差来修改附图的结构。本专利技术的这些实施例不限于附图中所示的具体结构，而是可以包括可以根据制造工艺而产生的结构中的任何变化。此外，具有示意图的附图中所示的任何区域和区域的形状旨在示出各种元件的区域的结构的具体示例，而不旨在限制本专利技术的范围。
[0016]图1是示出根据本专利技术的一个实施例的接触插塞的视图。
[0017]如图1所示，可以在衬底101上形成包括硅化物层104和金属材料层103的接触插塞。硅化物层104和金属材料层103可以彼此叠置以形成设置在衬底101上的叠置件。硅化物层104可以具有变化的碳含量。根据与硅化物层104的最外表面的距离，硅化物层104可以具有变化的碳含量。根据制造规范，衬底101可以包括各种掺杂配置。衬底101可以包括诸如锗、碳化硅(SiC)、硅锗(SiGe)或金刚石的其他半导体。衬底101可以包括化合物半导体和/或合金半导体。衬底101可以包括III
‑
V族半导体衬底。衬底101可以包括诸如砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的化合物半导体衬底。衬底101可以包括SOI(绝缘体上硅)衬底。衬底101可以包括导电区，例如，杂质掺杂阱和杂质掺杂沟道、或者杂质掺杂结构。
[0018]硅化物层104可以接触衬底101。与硅化物层104接触的衬底101可以是掺杂有杂质的区域。硅化物层104可以包括金属硅化物。硅化物层104可以被应用以防止由形成接触插塞的金属材料层103与衬底101直接接触引起的污染和深能级杂质问题。因此，由于可以将具有比硅低得多的电阻的金属用作接触材料，所以可以确保优良的接触特性，并且可以提高器件特性和可靠性。
[0019]如图1的视图所示，硅化物层的碳含量可以从与金属材料层的交界面至与衬底的交界面增大。硅化物层104可以在靠近衬底101的部分处具有更高的碳含量。硅化物层104的碳含量可以在与衬底101的交界面处最高。硅化物层104的碳含量可以在与金属材料层103的交界面处最低。
[0020]在与衬底101的交界面处，硅化物层104中碳含量可以与金属含量相近。在与衬底101的交界面处，硅化物层104中的硅含量可以显著高于碳含量和金属含量。因此，可以在与衬底101的交界面处形成Si
‑
C键合，从而确保半导体器件的热稳定性。
[0021]在与衬底101的交界面处，硅化物层104中的碳含量可以被调整为不高于硅化物层104中的金属含量。这种调整是为了防止形成非预期的材料层并且防止在硅化物层104中的碳含量高于金属含量时可能发生的电阻急剧增大。此外，即使在半导体工艺期间必不可少的高温热处理中，也可以抑制硅化物层104的过度生长。
[0022]在硅化物层104中，碳含量和金属含量相近的部分的厚度可以被调整为比金属含量大于碳含量的部分的厚度小。在硅化物层104中，金属含量大于碳含量的部分的厚度与碳含量和金属含量相近的部分的厚度的比率可以被调整为大于4:1。在硅化物层104中，碳含量与金属含量相近的部分的厚度可以被调整为小于那是因为，当硅化物层104中碳含
量与金属含量相近的部分的厚度大于时，可能难以注入掺杂剂。此外，因为在硅化物层104的大多数部分中的金属含量高于碳含量，所以可以保持硅化物层104的电阻改进效果。
[0023]金属材料层103可以用作接触材料。因为金属的比电阻(specific resistance)比硅的比电阻低约1000倍，所以使用金属材料作为接触材料比使用硅更有利。此外，因为不需要掺杂剂离子注入，所以不存在从接触插塞至衬底101的掺杂剂扩散。因此，可以排除掺杂剂对刷新特性的影响。金属材料层103可以包括能够形成硅化物的金属材料。金属材料层103可以包括能够形成硅化物的金属，诸如钛(Ti)、钌(Ru)、钼(Mo)、钴(Co)、镍(Ni)、钽(Ta)和镍铂(NiPt)，但本专利技术不限于此。
[0024]图2A和图2B是示出根据本专利技术的一个实施例的用于制造接触插塞的方法的视图。图2A和图2B包括与图1所示的相同的衬底101和金属材料层103。下面可以省略对衬底101和金属材料层103的描述。
[0025]如图2A所示，可以在衬底101上形成具有不同碳含量的多个碳化硅层102。多个碳化硅层102中的每一个可以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：在衬底之上的接触插塞，其中，所述接触插塞包括：硅化物层，所述硅化物层具有在所述硅化物层中变化的碳含量，以及金属材料层，所述金属材料层在所述硅化物层之上。2.如权利要求1所述的半导体器件，其中，所述硅化物层包括金属硅化物。3.如权利要求2所述的半导体器件，其中，所述金属硅化物包括与所述金属材料层的金属材料相同的金属材料。4.如权利要求1所述的半导体器件，其中，从与所述金属材料层的交界面至与所述衬底的交界面，所述硅化物层的碳含量增大。5.如权利要求1所述的半导体器件，其中，所述硅化物层中的碳含量在与所述衬底的交界面处最高。6.如权利要求1所述的半导体器件，其中，所述硅化物层中的碳含量在与所述金属材料层的交界面处最低。7.如权利要求1所述的半导体器件，其中，在与所述衬底的交界面处，所述硅化物层中的碳含量不超过金属含量。8.如权利要求1所述的半导体器件，其中，在与所述衬底的交界面处，所述硅化物层中的硅含量大于碳含量和金属含量。9.一种半导体器件，包括：栅极结构，所述栅极结构在衬底之上；源极/漏极区，所述源极/漏极区形成在所述栅极结构的两侧的所述衬底中；以及接触插塞，所述接触插塞在所述源极/漏极区之上，其中，所述接触插塞包括：硅化物层，所述硅化物层具有在所述硅化物层中变化的碳含量，以及金属材料层，所述金属材料层在所述硅化物层之上。10.如权利要求9所述的半导体器件，其中，所述硅化物层包括金属硅化物。11.如权利要求10所述的半导体器件，其中，所述金属硅化物包括与所述金属材料层的金属材料相同的金属材料。12.如权利要求9所述的半导体器件，其中，从与所述金属材料层的交界面至与所述衬底的交界面，所述硅化物层的碳含量增大。13....

【专利技术属性】
技术研发人员：尹荣广，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：