一种基于FPGA的双CAN总线处理管理方法技术

本发明专利技术公开一种基于FPGA的双CAN总线处理管理方法，两条CAN总线分别包括与FPGA的IO接口连接的CAN总线接口控制器，每一总线接口控制器通过寄存器进行中断，两个CAN总线接口控制器与FPGA的IO接口连接采用了复用技术；所述方法包括：所述寄存器基于来自FPGA的信号和触发模式，以及CAN总线的当前状态进行第一中断和第二中断，FPGA实现对CAN总线的处理。本发明专利技术可满足星载CAN总线使用，实现CAN总线的双路控制，提高通讯自身的可靠性，提升通讯的有效性。提升通讯的有效性。提升通讯的有效性。

【技术实现步骤摘要】
一种基于FPGA的双CAN总线处理管理方法


[0001]本专利技术涉及本专利技术涉及一种空间产品软件设计和实施方案，可用于空间产品软件CAN总线接口设计与在轨使用。更具体地，涉及一种基于FPGA的双CAN总线处理管理方法。

技术介绍

[0002]近年来，随着空间飞行器的发展，微小卫星的发展日益迅速，星载单机朝向集成化、小型化、标准化发展。CAN总线接口作为总线接口，在微小卫星的信息链路设计、使用上日益普遍，其具有总线接口的特点，易于飞行器的设备布置，易于设备数量的增减，也易于中心计算机接口的优化和小型化设计。
[0003]但因CAN总线接口发展的源头为汽车工业，其本身质量等级等状态并不为满足于空间飞行器使用。因此，空间飞行器上使用CAN总线时经常是热备份双总线使用，并对其有一定的可靠性设计要求。通过制定冗余设计、管理设计等一系列的设计规范，从而使得CAN总线本身的可靠性进行提升，从而满足空间应用的需求。
[0004]星载设备采用FPGA作为主控芯片较多，面对双路的CAN总线设备存在很多种设计方案。其中，最简单粗暴的方式是采用完全独立的CAN控制电路，将其分别接入FPGA并采用完全独立的两套编码方案进行控制。无论是硬件还是软件层面上，该方案均需要最大的开销，但带来的好处也显而易见，能够很好地兼容两路总线的收发问题。
[0005]随着应用领域的进一步拓宽和发展，航天器的飞行情况要求CAN总线在轨能够具备较高的适应性，针对异常情况能够很好的处理及恢复，以匹配飞行器更好的智能管理需求。单纯的采用两套独立的控制方案，势必导致资源的开销成倍增加。特别是针对反熔丝型FPGA芯片来说，原本紧张的逻辑资源更是被大量消耗在了CAN接口的控制上，实在不划算。因此，需要提供一种基于FPGA的双CAN总线处理管理方法。

技术实现思路

[0006]本专利技术的目的在于提供一种基于FPGA的双CAN总线处理管理方法。
[0007]为达到上述目的，本专利技术采用下述技术方案：
[0008]一种基于FPGA的双CAN总线处理管理方法，包括
[0009]两条CAN总线分别包括与FPGA的IO接口连接的CAN总线接口控制器，每一总线接口控制器通过寄存器进行中断，两个CAN总线接口控制器与FPGA的IO接口连接采用了复用技术；
[0010]所述方法包括：
[0011]所述寄存器基于来自FPGA的信号和触发模式，以及CAN总线的当前状态进行第一中断和第二中断，FPGA实现对CAN总线的处理。
[0012]进一步优选的，所述FPGA信号类型包括边沿触发信号、其中一条CAN总线初次低电平信号、两条CAN总线均初次低电平信号、CAN总线多次低电平信号。
[0013]进一步优选的，CAN总线的当前状态包括应答结束状态和工作状态。
[0014]进一步优选的，所述应答结束状态包括空闲等待状态，或者设置完应答发送状态；所述工作状态包括应答复帧、首帧、或中间帧结束状态。
[0015]进一步优选的，其中一路CAN总线为主总线，两路CAN总线可同时处于空闲状态或工作状态。
[0016]进一步优选的，所述寄存器进行中断包括收中断和发中断。
[0017]进一步优选的，所述触发模式包括单路触发和双路触发。
[0018]进一步优选的，所述单路触发包括触发后工作CAN总线与触发前工作CAN总线相同，或触发后工作CAN总线与触发前工作CAN总线不同。(触发后总线接口控制器的寄存器进行中断)
[0019]进一步优选的，所述双路触发包括根据FPGA信号类型以及CAN总线工作状态，通过双路CAN总线接口控制器中的寄存器进行中断，FPGA实现对两条CAN总线执行不同处理。
[0020]进一步优选的，该方法进一步包括，所述双路触发包括触发后工作CAN总线控制器中寄存器的发中断情况下，FPGA对该CAN总线不操作；或所述双路触发在两条CAN总线均初次低电平信号，辅CAN总线控制器中寄存器发中断的情况下，FPGA应答下一帧。
[0021]本专利技术的有益效果如下：
[0022]本专利技术可满足星载CAN总线使用，实现CAN总线的双路控制，能够有效提高通讯自身的可靠性，及时提升通讯的有效性；
[0023]本专利技术通过以一路CAN总线为主、一路CAN总线为辅的思路，进行双CAN总线接口合并设计和监测，减轻了作为从节点的单机在硬件和软件设计资源上的消耗，但又保证了双总线的冗余；
[0024]本专利技术中实现的双CAN总线接口合并设计，同时考虑了双CAN总线带来的各种异常情况，并进行了应对设计和采取了相应的措施，对双CAN总线接口的自主纠错设计有着很高的实用性与操作性。
附图说明
[0025]下面结合附图对本专利技术的具体实施方式作进一步详细的说明。
[0026]图1示出本专利技术实施例提供的管理方法原理图。
[0027]图2示出本专利技术CAN总线通讯总控制子模块工作程序框图。
具体实施方式
[0028]为了更清楚地说明本专利技术，下面结合优选实施例和附图对本专利技术做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本专利技术的保护范围。
[0029]针对现有技术存在的问题，本专利技术提供了一种基于FPGA的双CAN总线处理管理方法，下面结合附图1
‑
2和表1
‑
3对本专利技术作详细的描述。
[0030]本专利技术实施例提供一种基于FPGA的双CAN总线处理管理方法，包括
[0031]两条CAN总线分别包括与FPGA的IO接口连接的CAN总线接口控制器，每一总线接口控制器通过寄存器进行中断，两个CAN总线接口控制器与FPGA的IO接口连接采用了复用技术；
[0032]所述方法包括：
[0033]所述寄存器基于来自FPGA的信号和触发模式，以及CAN总线的当前状态进行第一中断和第二中断，FPGA实现对CAN总线的处理。
[0034]进一步优选的，所述FPGA信号类型包括边沿触发信号、其中一条CAN总线初次低电平信号、两条CAN总线均初次低电平信号、CAN总线多次低电平信号。
[0035]进一步优选的，CAN总线的当前状态包括应答结束状态和工作状态。
[0036]进一步优选的，所述应答结束状态包括空闲等待状态，或者设置完应答发送状态；所述工作状态包括应答复帧、首帧、或中间帧结束状态。
[0037]进一步优选的，其中一路CAN总线为主总线，两路CAN总线可同时处于空闲状态或工作状态。
[0038]进一步优选的，所述寄存器进行中断包括收中断和发中断。
[0039]进一步优选的，所述触发模式包括单路触发和双路触发。
[0040]进一步优选的，所述单路触发包括触发后工作CAN总线与触发前工作CAN总线相同，或触发后工作CAN总线与触发前工作CAN总线不同。(触发后总线接口控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的双CAN总线处理管理方法，其特征在于，两条CAN总线分别包括与FPGA的IO接口连接的CAN总线接口控制器，每一总线接口控制器通过寄存器进行中断，两个CAN总线接口控制器与FPGA的IO接口连接采用了复用技术；所述方法包括：所述寄存器基于来自FPGA的信号和触发模式，以及CAN总线的当前状态进行第一中断和第二中断，FPGA实现对CAN总线的处理。2.根据权利要求1所述的方法，其特征在于，所述FPGA信号类型包括边沿触发信号、其中一条CAN总线初次低电平信号、两条CAN总线均初次低电平信号、CAN总线多次低电平信号。3.根据权利要求1所述的方法，其特征在于，CAN总线的当前状态包括应答结束状态和工作状态。4.根据权利要求1所述的方法，其特征在于，所述应答结束状态包括空闲等待状态，或者设置完应答发送状态；所述工作状态包括应答复帧、首帧、或中间帧结束状态。5.根据权利要求3所述的方法，其特征在于，其中一路CAN总线为主总线，两路CA...

【专利技术属性】
技术研发人员：孔晓健，
申请(专利权)人：航天科工空间工程发展有限公司，
类型：发明
国别省市：