半导体存储器结构及其形成方法技术

提供了一种形成半导体存储器结构的方法。所述方法包括在衬底上方形成堆叠件，并且堆叠件包括垂直交替布置的第一介电层和第二介电层。方法还包括形成穿过堆叠件的第一介电柱，以及蚀刻堆叠件以形成第一沟槽。第一介电柱的侧壁暴露于第一沟槽。方法还包括去除第一介电柱以形成贯通孔，去除堆叠件的第二介电层以在第一介电层之间形成间隙，以及在间隙中形成第一导线。本申请的实施例提供了半导体存储器结构及其形成方法。构及其形成方法。构及其形成方法。

【技术实现步骤摘要】
半导体存储器结构及其形成方法


[0001]本申请的实施例涉及半导体存储器结构及其形成方法。

技术介绍

[0002]半导体集成电路(IC)产业经历了指数级增长。IC材料和设计的技术进步产生了几代IC，每一代都有比上一代更小、更复杂的电路。在IC演进过程中，功能密度(即每芯片面积互连器件的数量)普遍增加，而几何尺寸【即可以使用制造工艺创建的最小组件(或线)】减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供好处。这种按比例缩小还增加了IC加工和制造的复杂性，为了实现这些进步，在IC加工和制造需要类似的发展。
[0003]以增加容量和集成度为目标的一种类型的器件是存储器器件。二维(2D)存储器阵列在电子器件中普遍存在并且可以包括例如NOR闪存阵列、NAND闪存阵列、动态随机存取存储器(DRAM)阵列等。然而，2D内存阵列已达到缩放限制，因此也达到了存储器密度的限制。三维(3D)存储器阵列是提高存储器密度的有希望的候选者，并且可以包括例如3D NAND闪存阵列、3D NOR闪存阵列等。

技术实现思路
<br/>[0004]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体存储器结构的方法，包括：在衬底上方形成堆叠件，所述堆叠件包括垂直交替布置的第一介电层和第二介电层；形成穿过所述堆叠件的第一介电柱；蚀刻所述堆叠件以形成第一沟槽，其中所述第一介电柱的侧壁暴露于所述第一沟槽；去除所述第一介电柱以形成贯通孔；去除所述堆叠件的所述第二介电层以在所述第一介电层之间形成间隙；以及在所述间隙中形成第一导线。2.根据权利要求1所述的形成半导体存储器结构的方法，还包括：在去除所述第一介电柱之前，在所述第一沟槽中形成牺牲层；以及在所述间隙中形成所述第一导线后去除所述牺牲层以形成第二沟槽。3.根据权利要求2所述的形成半导体存储器结构的方法，还包括：在所述第二沟槽中形成铁电层；在所述第二沟槽中的所述铁电层上方形成沟道层；以及在所述第二沟槽中的所述沟道层上方形成绝缘层。4.根据权利要求3所述的形成半导体存储器结构的方法，还包括：形成垂直贯穿所述绝缘层的第二导线。5.根据权利要求1所述的形成半导体存储器结构的方法，其中去除所述堆叠件的所述第二介电层包括将蚀刻剂引入所述贯通孔中以横向蚀刻所述堆叠件的所述第二介电层。6.根据权利要求...

【专利技术属性】
技术研发人员：郑智轩，陈介方，王圣祯，沈杰一，贾汉中，朱峯庆，林孟汉，杨丰诚，林佑明，林仲德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：