半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供衬底；在衬底内形成开口；对所述开口的侧壁表面和底部表面进行等离子体处理；对所述开口的侧壁表面和底部表面进行等离子体处理之后，在开口内形成填充满所述开口的填充层。所述方法形成的半导体结构性能得到提升。成的半导体结构性能得到提升。成的半导体结构性能得到提升。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]市场对图像传感器分辨率的要求越来越高，高分辨率的像素图案化技术对于图像传感器来说是一项至关重要的技术。
[0003]在图像传感器制造工艺中，需要制备像素定义层(pixel definition layer，简称PDL，或者被称为Bank)，常用的bank制备采用黄光工艺，利用曝光显影等工艺来形成深度统一、形状基本固定的像素凹槽，用作容纳像素材料的“容器”。
[0004]然而，随着分辨率的增大，各像素的尺寸也相应减小，要满足高分辨率图像传感器的要求，像素结构还需要改进和发展。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构的形成方法，以改善像素结构的性能。
[0006]为解决上述技术问题，本专利技术技术方案提供一种半导体结构的形成方法，包括：提供衬底；在衬底内形成开口；对所述开口的侧壁表面和底部表面进行等离子体处理；对所述开口的侧壁表面和底部表面进行等离子体处理之后，在开口内形成填充满所述开口的填充层。
[0007]可选的，所述等离子体处理的方法包括：重复若干次第一阶段处理以及第一阶段处理之后的第二阶段处理，所述第一阶段处理具有第一偏置电压，所述第二阶段处理具有第二偏置电压，且所述第一偏置电压和第二偏置电压相反。
[0008]可选的，所述第一偏置电压为正偏压，所述第二偏置电压为负偏压；所述第一阶段处理的时间与第二阶段处理的时间比例范围为1:0.1～1:10。
[0009]可选的，所述第一偏置电压的绝对值范围为200V至2000V；所述第二偏置电压的绝对值范围为200V至2000V。
[0010]可选的，所述等离子体处理的工艺参数包括：气体源包括氢气和氯气的混合气体、溴化氢气体或者氯化氢气体，气体流量范围为10标准毫升每分钟至1000标准毫升每分钟，压强范围为小于300毫托，功率范围为100瓦至3000瓦。
[0011]可选的，所述开口的深宽比范围为大于5:1。
[0012]可选的，所述开口的深宽比范围为30:1～40:1。
[0013]可选的，所述开口间距范围为：大于0且小于等于2微米。
[0014]可选的，在衬底内形成开口的方法包括：在衬底上形成图形化的掩膜结构，所述图形化的掩膜结构暴露出部分衬底表面；以所述图形化的掩膜结构为掩膜刻蚀所述衬底，形成所述开口。
[0015]可选的，所述图形化的掩膜结构包括硬掩膜层和位于硬掩膜层上的光刻胶层。
[0016]可选的，刻蚀所述衬底的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括碳氟气体。
[0017]可选的，以所述图形化的掩膜结构刻蚀所述衬底，形成所述开口时，还在开口侧壁表面和底部表面形成反应副产物。
[0018]可选的，所述反应副产物的材料包括含碳的聚合物。
[0019]可选的，形成开口之后，对所述开口的侧壁表面和底部表面进行等离子体处理之前，还包括：去除所述光刻胶层。
[0020]可选的，去除所述光刻胶层的工艺包括湿法刻蚀工艺；所述湿法刻蚀工艺的刻蚀液包括酸性溶液。
[0021]可选的，所述填充层的形成工艺为沉积工艺。
[0022]可选的，所述沉积工艺的方法包括：重复若干次沉积阶段以及沉积阶段之后的刻蚀阶段。
[0023]可选的，所述填充层的材料包括：磷硅或硼硅。
[0024]可选的，所述沉积阶段的工艺为选择性外延沉积工艺；所述沉积阶段的工艺参数包括：气体包括氢气、氯化氢和二氯二氢硅，以及硼烷和磷化氢中的一种；压强范围为小于30托；温度范围为750摄氏度至900摄氏度。
[0025]可选的，所述刻蚀阶段的工艺参数包括：刻蚀气体为氯化氢。
[0026]可选的，所述填充层的材料包括：介电材料或金属。
[0027]可选的，形成填充层之后，还包括：在填充层上形成透镜。
[0028]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0029]本专利技术的技术方案，对所述开口的侧壁表面和底部表面进行等离子体处理。所述等离子体处理能够在开口深宽比较大的情况下，使等离子体更易进入开口底部，以此有利于去除附着于将开口内壁表面的反应副产物。开口内壁表面的反应副产物去除干净，使得在开口内形成填充层时，所述填充层与开口侧壁表面和底部表面的结合紧密，使得形成的填充层材料的结构致密，缺陷较少，提升了填充层的质量。
[0030]进一步，所述等离子体处理工艺的气体源包括氢气和氯气的混合气体、溴化氢气体或者氯化氢气体。所述氢离子能够去除开口侧壁表面和底部表面的自然氧化层，所述氯离子或溴离子能够去除开口侧壁表面和底部表面的反应副产物。所述等离子体处理工艺同时包含所述氢离子和氯离子，或同时包含氢离子和溴离子，从而一道工艺能够同时去除自然氧化层和反应副产物两种缺陷，从而提升了生产效率。
[0031]进一步，所述等离子体处理的方法包括：重复若干次第一阶段处理以及第一阶段处理之后的第二阶段处理，所述第一阶段处理具有第一偏置电压，所述第二阶段处理具有第二偏置电压，且所述第一偏置电压和第二偏置电压相反。从而第一偏置电压和第二偏置电压中的正偏压能够将氯离子和溴离子牵引到开口底部，第一偏置电压和第二偏置电压中的负偏压能够将氢离子牵引到开口底部。所述正偏压和负偏压交替，从而能够将反应的正负离子都牵引到开口底部，使得所述氢离子能够去除开口底部的自然氧化层，所述氯离子和溴离子能够去除开口底部的反应副产物，从而达到清洁的效果，解决了由于开口的深宽比较大，反应气体较难到达开口底部的问题。
附图说明
[0032]图1和图2是一是实施例中半导体结构形成过程的剖面结构示意图；
[0033]图3至图11是本专利技术实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
[0034]如
技术介绍
所述，现有的像素结构还需要改进和发展。现结合具体的实施例进行分析说明。
[0035]图1和图2是一是实施例中半导体结构形成过程的剖面结构示意图。
[0036]请参考图1，包括：提供衬底100；在衬底100内形成若干开口101。
[0037]请参考图2，在开口101内外延生长形成像素结构103。
[0038]所述半导体结构形成过程中，形成开口101之后，还采用清洁工艺去除反应副产物102以及开口101侧壁表面的自然氧化层。通常采用SICONI工艺去除开口101侧壁表面的自然氧化层，采用含氯化氢气体的干法刻蚀工艺去除反应副产物102。
[0039]然而，随着半导体结构尺寸越来越小，所述开口101的深宽比越来越大，由于开口101较深，所述SICONI工艺和含氯化氢的干法刻蚀工艺的体较难进入到开口101底部，因此对开口101侧壁表面的自然氧化层和反应副产物102去除效果不好，会有反应副产物102残留在开口101内壁。从而后续会影响开口101内本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在衬底内形成开口；对所述开口的侧壁表面和底部表面进行等离子体处理；对所述开口的侧壁表面和底部表面进行等离子体处理之后，在开口内形成填充满所述开口的填充层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体处理的方法包括：重复若干次第一阶段处理以及第一阶段处理之后的第二阶段处理，所述第一阶段处理具有第一偏置电压，所述第二阶段处理具有第二偏置电压，且所述第一偏置电压和第二偏置电压相反。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一偏置电压为正偏压，所述第二偏置电压为负偏压；所述第一阶段处理的时间与第二阶段处理的时间比例范围为1:0.1～1:10。4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一偏置电压的绝对值范围为200V至2000V；所述第二偏置电压的绝对值范围为200V至2000V。5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体处理的工艺参数包括：气体源包括氢气和氯气的混合气体、溴化氢气体或者氯化氢气体，气体流量范围为10标准毫升每分钟至1000标准毫升每分钟，压强范围为小于300毫托，功率范围为100瓦至3000瓦。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口的深宽比范围为大于5:1。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述开口的深宽比范围为30:1～40:1。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口间距范围为：大于0且小于等于2微米。9.如权利要求1所述的半导体结构的形成方法，其特征在于，在衬底内形成开口的方法包括：在衬底上形成图形化的掩膜结构，所述图形化的掩膜结构暴露出部分衬底表面；以所述图形化的掩膜结构为掩膜刻蚀所述衬底，形成所述开口。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述图形...

【专利技术属性】
技术研发人员：黄秋铭，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：